คำถามเกี่ยวกับรูปแบบการจับคู่ความยาวร่องรอยสำหรับสัญญาณความเร็วสูง

เพื่อนร่วมงานและฉันได้สนทนาและไม่เห็นด้วยเกี่ยวกับวิธีต่าง ๆ สัญญาณความเร็วสูงสามารถจับคู่ความยาวได้ เราไปกับตัวอย่างของรูปแบบ DDR3

สัญญาณทั้งหมดในภาพด้านล่างเป็นสัญญาณข้อมูล DDR3 ดังนั้นจึงรวดเร็วมาก เพื่อให้คุณรู้ถึงระดับของภาพแกน X ทั้งหมดของภาพคือ 5.3 มม. และแกน Y คือ 5.8 มม.

อาร์กิวเมนต์ของฉันคือว่าการจับคู่ความยาวที่ทำในการติดตามกลางในรูปภาพสามารถเป็นอันตรายต่อความสมบูรณ์ของสัญญาณแม้ว่าสิ่งนี้จะขึ้นอยู่กับสัญชาตญาณ แต่ฉันไม่มีข้อมูลที่จะสำรองข้อมูลนี้ ร่องรอยที่ด้านบนและด้านล่างของภาพควรมีคุณภาพของสัญญาณดีกว่าฉันคิด แต่อีกครั้งฉันไม่มีข้อมูลที่จะคืนการอ้างสิทธิ์นี้

ฉันต้องการฟังความคิดเห็นของคุณและประสบการณ์โดยเฉพาะเกี่ยวกับสิ่งนี้ มีกฎของหัวแม่มือสำหรับความยาวที่ตรงกับร่องรอยความเร็วสูงหรือไม่?

น่าเสียดายที่ฉันไม่สามารถจำลองสิ่งนี้ในเครื่องมือ SI ของเราเพราะมันมีปัญหาในการนำเข้าโมเดล IBIS สำหรับ FPGA ที่เราใช้อยู่ ถ้าฉันทำได้ฉันจะรายงานกลับ

สัญชาตญาณของคุณถูกต้องขึ้นอยู่กับความเร็วของขอบและระยะทางที่ใกล้ที่สุดที่คุณสามารถทำให้เกิดปัญหาของตนเองได้ พวกเขาจะเชื่อมโยงซึ่งกันและกันอย่างที่คุณสงสัย ในความเป็นจริงถ้ามันแน่นพอส่วนประกอบที่มีความถี่สูงอาจจะเป็นคู่กันผ่านเส้นโค้ง S อย่างที่พวกเขาไม่ได้อยู่ที่นั่น

คำถามก็จะกลายเป็นข้อต่อที่มีปัญหาในใบสมัครของคุณ พวกเขาดูห่างกันมากในภาพสำหรับ DDR3 แต่มันยากที่จะบอก แน่นอนว่าการจำลองเส้นทางจะดีที่สุดเสมอ แต่ฉันรู้ว่าเราไม่สามารถเข้าถึงเครื่องมือราคาแพงได้ทุกเมื่อที่เราต้องการ :)

คุณดูเหมือนจะอยู่บนเส้นทางที่ถูกต้อง นี่คือจอห์นสันที่พูดถึงเรื่องนี้เล็กน้อย

ฉันไม่ได้ทำงานกับหน่วยความจำ DDR ดังนั้นฉันจะสมมติว่าไม่มีการเขียนบนโต๊ะและการจับคู่ความยาวนั้นเป็นสิ่งจำเป็น หากชิปเองสามารถทำสิ่งที่บิดเบี้ยวได้แน่นอนคุณควรใช้คุณสมบัตินั้นแทนที่จะขยายร่องรอยเพื่อทำการจับคู่ความยาว

แต่เมื่อจำเป็นต้องมีการจับคู่ความยาวดูเหมือนว่าทุกสิ่งที่คุณทำจะทำอย่างที่ควรจะเป็น ส่วนใหญ่เป็นเพราะ 1 คุณกำลังทำการจับคู่ความยาวและ 2 คุณใช้ส่วนโค้งมากกว่า 90 หรือ 45 องศาโค้ง

ในความคิดเห็นของคุณคุณพูดถึงความกังวลของคุณว่ารูปร่างคดเคี้ยวทำให้ร่องรอยในแบบคู่ขนานกับตัวเอง นั่นเป็นข้อกังวลที่สมเหตุสมผล แต่คุณไม่สามารถทำอะไรได้มากนัก แน่นอนว่าฉันจะไม่แนะนำให้ย้ายชิปทั้งสองออกห่างกันเพื่อให้สามารถแยกร่องรอยได้ไกลขึ้นและคุณอาจมีพื้นที่ จำกัด ของบอร์ดเพื่อป้องกัน เนื่องจากระยะห่างระหว่างร่องรอยดูเหมือน 4x หรือมากกว่าความกว้างของการติดตามฉันไม่คาดหวังว่าสิ่งนี้จะทำให้เกิดปัญหาร้ายแรง

แน่นอนว่าการจำลองด้วย HyperLynx หรือเครื่องมือ SI ที่ดีอื่น ๆ เป็นวิธีที่ดีกว่าในการรับคำตอบที่ชัดเจน คุณควรจำลองปัญหานี้โดยไม่ต้องมีรุ่นสำหรับชิปจริงของคุณ

สิ่งหนึ่งที่คุณยังไม่ได้แสดงคือสแต็กบอร์ดของคุณ หากไม่มีการจำลองที่ดีและมีความรู้ที่ดีเกี่ยวกับวัสดุของคุณมันไม่ชัดเจนว่าความเร็วการแพร่กระจายในชั้นในนั้นเท่ากับความเร็วในชั้นนอก (อาจไม่ใช่) และการจับคู่ความยาวระหว่างชั้นนั้นอย่างเคร่งครัด สิ่งที่ต้องทำ. แม้ว่าคุณจะคิดเช่นนั้นคุณสามารถคาดหวังความผันแปรของวัสดุที่จะทำให้เกิดความไม่ตรงกันระหว่างความล่าช้าในการติดตามในชั้นต่าง ๆ

สำหรับสัญญาณไมโครเวฟที่คุณต้องการหลีกเลี่ยงมุมที่คมชัดบนแทร็กเพื่อหลีกเลี่ยงเอฟเฟกต์การสูญหายคืน นี่คือเหตุผลที่พวกเขามีเส้นเรียบทั้งหมด นอกจากนี้เพื่อปรับปรุงความสมบูรณ์ของสัญญาณคุณต้องการระนาบกราวด์ จากนั้นจะมีความไวต่อความแตกต่างของเลย์เอาต์และ crosstalk น้อยกว่าหากความยาวแทร็กตรงกัน ความหนาของร่องรอยต้องถูกคำนวณตามความต้านทานที่ต้องการสำหรับการตอบสนอง TDR ที่ดีขึ้นและค่าการสะท้อนกลับ

ซอฟต์แวร์เลย์เอาต์ของคุณควรสร้างความยาวบรรทัดที่เท่ากันตามต้องการ

มีการพิจารณาโครงร่าง DDR3 เพิ่มเติมอีกมากมายที่นี่