คำถามติดแท็ก ddr

นี้แสดงให้เห็นว่าบทความ DDR4 SDRAM มีประมาณ 8x เพิ่มเติมแบนด์วิดธ์ DDR1 SDRAM แต่เวลาจากการตั้งค่าที่อยู่คอลัมน์เป็นเมื่อข้อมูลพร้อมใช้งานลดลงเพียง 10% (13.5ns) การค้นหาอย่างรวดเร็วแสดงให้เห็นว่าเวลาในการเข้าถึงของ async ที่เร็วที่สุด SRAM (อายุ 18 ปี) อายุ 7 ปี ทำไมเวลาการเข้าถึง SDRAM จึงลดลงช้ามาก? เหตุผลทางเศรษฐกิจเทคโนโลยีหรือพื้นฐานหรือไม่

22 ram  speed  ddr  latency 

ทำไมคุณต้องการใช้ DDR ram และอ่าน / เขียนบนขอบนาฬิกาที่สูงขึ้นและล้มทุกครั้งแทนที่จะเป็นเพียงแค่เพิ่มความเร็วนาฬิกาของคุณเป็นสองเท่าและอ่าน / เขียนบนหนึ่งในขอบที่เพิ่มขึ้นหรือลดลง มีข้อดีข้อเสียของแต่ละคนหรือไม่?

16 clock  ram  ddr 

เพื่อนร่วมงานและฉันได้สนทนาและไม่เห็นด้วยเกี่ยวกับวิธีต่าง ๆ สัญญาณความเร็วสูงสามารถจับคู่ความยาวได้ เราไปกับตัวอย่างของรูปแบบ DDR3 สัญญาณทั้งหมดในภาพด้านล่างเป็นสัญญาณข้อมูล DDR3 ดังนั้นจึงรวดเร็วมาก เพื่อให้คุณรู้ถึงระดับของภาพแกน X ทั้งหมดของภาพคือ 5.3 มม. และแกน Y คือ 5.8 มม. อาร์กิวเมนต์ของฉันคือว่าการจับคู่ความยาวที่ทำในการติดตามกลางในรูปภาพสามารถเป็นอันตรายต่อความสมบูรณ์ของสัญญาณแม้ว่าสิ่งนี้จะขึ้นอยู่กับสัญชาตญาณ แต่ฉันไม่มีข้อมูลที่จะสำรองข้อมูลนี้ ร่องรอยที่ด้านบนและด้านล่างของภาพควรมีคุณภาพของสัญญาณดีกว่าฉันคิด แต่อีกครั้งฉันไม่มีข้อมูลที่จะคืนการอ้างสิทธิ์นี้ ฉันต้องการฟังความคิดเห็นของคุณและประสบการณ์โดยเฉพาะเกี่ยวกับสิ่งนี้ มีกฎของหัวแม่มือสำหรับความยาวที่ตรงกับร่องรอยความเร็วสูงหรือไม่? น่าเสียดายที่ฉันไม่สามารถจำลองสิ่งนี้ในเครื่องมือ SI ของเราเพราะมันมีปัญหาในการนำเข้าโมเดล IBIS สำหรับ FPGA ที่เราใช้อยู่ ถ้าฉันทำได้ฉันจะรายงานกลับ

10 pcb-design  impedance-matching  high-speed  ddr  serpentine-trace