ฉันมี LDO เชิงลบ (-5V จาก -5.5V ถึง -10V) ซึ่งต้องการตัวเก็บประจุแทนทาลัมหรืออลูมิเนียม ฉันสงสัยว่าทำไมมันไม่สามารถใช้ตัวเก็บประจุเซรามิกได้? มีเหตุผลเฉพาะสำหรับเรื่องนี้หรือไม่?
Regulator เป็น TC59 ( แผ่นข้อมูล )
(การแก้ไข: ตัวควบคุมที่ฉันให้ไว้เดิมมีความเสถียรกับเซรามิกอันนี้ไม่ใช่)
คำตอบ:
เซรามิกควรทำงานได้ตราบใดที่คุณมีคุณสมบัติตรงตามข้อกำหนดในแผ่นข้อมูล: 0.1ohm <esr <5ohm และ srf> 1mhz
มันอาจจะง่ายกว่าที่จะหาคุณสมบัติเหล่านั้นในฝาแทนทาลัมโดยเฉพาะอย่างยิ่งย้อนกลับไปในปี 2545 เมื่อแผ่นข้อมูลนั้นถูกปล่อยออกมา
แก้ไข: ข้อมูลเพิ่มเติมเกี่ยวกับความเสถียรของ LDO และทำไม ESR จึงต้องตกอยู่ในช่วงใดช่วงหนึ่ง
LDO ทั่วไปทำงานโดยการเปรียบเทียบแรงดันเอาต์พุตกับการอ้างอิงแรงดันภายในกับแอมป์ข้อผิดพลาดและขับทรานซิสเตอร์ PNP เพื่อแก้ไขข้อผิดพลาดนี้
ปัญหาเกิดขึ้นเมื่อคุณดูการเปลี่ยนเฟสและการวนลูปของพาติชมข้อเสนอแนะนี้ ข้อผิดพลาดของเครื่องขยายเสียงและโหลดที่ถูกขับเคลื่อนทั้งสองมีส่วนร่วมกับเสาตอบสนองความถี่ของการวนกลับความคิดเห็น เสาเหล่านี้ทำหน้าที่เป็นตัวกรองความถี่ต่ำผ่านทำให้เกิดการวนซ้ำลดลงเมื่อความถี่เพิ่มขึ้น ในขณะที่เรารู้ว่าขั้วยังแนะนำการเปลี่ยนเฟสเชิงลบ หากการเปลี่ยนเฟสนี้ได้รับอนุญาตให้เข้าถึง -180deg ลูปการตอบกลับจะไม่เสถียรและ LDO จะแกว่งไปมา
สิ่งนี้หมายความว่าทุกครั้งที่แอมป์ข้อผิดพลาดพยายามชดเชยข้อผิดพลาดผลลัพธ์ของการแก้ไขของมันคือ 180deg ออกจากเฟสหรือกลับด้านดังนั้นแอมป์ข้อผิดพลาดจะถูกโยนทิ้งสำหรับลูปและเริ่มทำการแก้ไขที่ตรงกันข้าม ทำให้เกิดความไม่มั่นคงในป่า
เพื่อหลีกเลี่ยงสถานการณ์นี้เราจำเป็นต้องป้องกันการเปลี่ยนเฟสในลูปข้อเสนอแนะไม่เคยไปที่ -180deg จริง ๆ แล้วเราแค่ต้องป้องกันไม่ให้ -180deg ภายในภูมิภาคที่ LDO สามารถสร้างกำไร> 1 เป็นการตอบสนองแบบหน่วงของ ระบบที่ผ่านจุดนี้จะป้องกันการสั่น ความถี่นี้ถูกกำหนดโดยจุดรวมกำไรของ PNP pass transistor
วิธีที่เราป้องกันการเปลี่ยนเฟสนี้คือการใช้ตัวเก็บประจุที่มี ESR ในบางภูมิภาค ความจุจะเปลี่ยนขั้วที่สร้างโดยโหลด แต่ที่สำคัญกว่า ESR จะมีส่วนร่วมในศูนย์ความถี่ที่สูงขึ้น โดยพื้นฐานแล้วคุณได้เพิ่มตัวกรองรหัสผ่านระดับสูงลงในลูปข้อเสนอแนะ การเปลี่ยนเฟสที่ ESR นำเสนอจะทำงานเพื่อต่อต้านการเปลี่ยนเฟสที่นำเสนอด้วยความถี่ที่ต่ำกว่าโดยเสาจากแอมป์ข้อผิดพลาดและโหลด
เหตุผลที่ ESR ต้องอยู่ในช่วงเฉพาะคือถ้ามันต่ำเกินไปศูนย์ที่ให้การตอบสนองความถี่จะอยู่ในความถี่สูงมากเหนือจุดรวมเอกภาพของทรานซิสเตอร์พาส ดังนั้นจึงไม่มีประสิทธิภาพในการตรวจสอบให้แน่ใจว่าการเปลี่ยนเฟสของลูปคำติชมไม่ถึง -180deg ก่อนความถี่ความเป็นเอกภาพ
หาก ESR สูงเกินไปศูนย์จะมีความถี่ต่ำมาก มีอีกขั้วหนึ่งในการตอบสนองความถี่ที่สร้างโดยปรสิตของทรานซิสเตอร์พาสถ้าศูนย์จากตัวเก็บประจุ ESR มีความถี่ต่ำเกินไปเสานี้จะไปถึงในขณะที่เรายังได้รับ> 1 สิ่งนี้จะยกเลิกผลกระทบของ ESR เป็นศูนย์และเราน่าจะไปถึง -180deg phase shift ก่อนที่เราจะได้รับเอกภาพ
จากทั้งหมดที่กล่าวมาปัญหาเหล่านี้บ่งบอกถึงการออกแบบ LDO ที่เก่ากว่า การออกแบบใหม่จำนวนมาก / ส่วนใหญ่ / ทั้งหมดรวมถึงการชดเชยภายในเพิ่มเติมในลูปข้อเสนอแนะซึ่งจะช่วยลดความเสถียรของ LDO จากข้อกำหนด ESR ของตัวเก็บประจุเอาท์พุท
ตัวเก็บประจุเซรามิกที่มีคุณสมบัติเหล่านั้นควรจะตกลง