หลายครั้งในวงจรที่ฉันเห็นตัวต้านทานอยู่ในอนุกรมในสายสัญญาณและบางครั้งก็อยู่ในอนุกรมด้วยสาย VDD ของ MCU นี่เป็นความตั้งใจที่จะลดเสียงรบกวนในสายหรือไม่? สิ่งนี้แตกต่างจากการใช้ฝาขนาดเล็กเช่น. 1µF เพื่อทำสิ่งเดียวกันได้อย่างไร
หลายครั้งในวงจรที่ฉันเห็นตัวต้านทานอยู่ในอนุกรมในสายสัญญาณและบางครั้งก็อยู่ในอนุกรมด้วยสาย VDD ของ MCU นี่เป็นความตั้งใจที่จะลดเสียงรบกวนในสายหรือไม่? สิ่งนี้แตกต่างจากการใช้ฝาขนาดเล็กเช่น. 1µF เพื่อทำสิ่งเดียวกันได้อย่างไร
คำตอบ:
สองสาเหตุที่พบบ่อยคือความสมบูรณ์ของสัญญาณและข้อ จำกัด ในปัจจุบันในการแปลงระดับขี้เกียจ
สำหรับความสมบูรณ์ของสัญญาณความไม่ตรงกันใด ๆ ในความต้านทานของสายส่งที่เกิดจากการติดตาม pcb และส่วนประกอบที่แนบอาจทำให้เกิดการสะท้อนของการเปลี่ยนสัญญาณ หากสิ่งเหล่านี้ได้รับอนุญาตให้ตีกลับไปมาตามรอยสะท้อนที่ไม่ตรงกันในตอนท้ายเป็นเวลาหลายรอบจนกว่าพวกเขาจะตายสัญญาณ "แหวน" และอาจตีความผิดตามระดับหรือการเปลี่ยนขอบเพิ่มเติม โดยทั่วไปแล้วเอาต์พุตขามีอิมพีแดนซ์ที่ต่ำกว่าการติดตามและพินอินพุตเป็นอิมพีแดนซ์ที่สูงกว่า หากคุณใส่ตัวต้านทานแบบอนุกรมของค่าที่ตรงกับอิมพิแดนซ์ของสายส่งบนพินเอาต์พุตสิ่งนี้จะสร้างตัวแบ่งแรงดันไฟฟ้าทันทีและแรงดันไฟฟ้าของคลื่นที่เคลื่อนที่ไปตามเส้นจะเป็นครึ่งหนึ่งของแรงดันเอาต์พุต ในตอนท้ายของการรับความต้านทานที่สูงขึ้นของอินพุตเป็นหลักเช่นวงจรเปิด ซึ่งจะสร้างการสะท้อนกลับในเฟสเพิ่มแรงดันไฟฟ้าแบบทันทีทันใดกลับเป็นค่าเดิม แต่ถ้าการสะท้อนนี้ได้รับอนุญาตให้กลับไปที่เอาต์พุตความต้านทานต่ำของคนขับมันจะสะท้อนออกจากเฟสและรบกวนการก่อสร้างลบออกอีกครั้งและสร้างเสียงเรียกเข้า แต่จะถูกดูดซับโดยตัวต้านทานซีรีย์ที่ไดรเวอร์ซึ่งเลือกให้ตรงกับสมรรถภาพของสาย การยกเลิกต้นทางดังกล่าวทำงานได้ดีในการเชื่อมต่อแบบจุดต่อจุด แต่ก็ไม่ค่อยดีนักในการเชื่อมต่อแบบหลายจุด แต่จะถูกดูดซับโดยตัวต้านทานซีรีย์ที่ไดรเวอร์ซึ่งเลือกให้ตรงกับสมรรถภาพของสาย การยกเลิกต้นทางดังกล่าวทำงานได้ดีในการเชื่อมต่อแบบจุดต่อจุด แต่ก็ไม่ค่อยดีนักในการเชื่อมต่อแบบหลายจุด แต่จะถูกดูดซับโดยตัวต้านทานซีรีย์ที่ไดรเวอร์ซึ่งเลือกให้ตรงกับสมรรถภาพของสาย การยกเลิกต้นทางดังกล่าวทำงานได้ดีในการเชื่อมต่อแบบจุดต่อจุด แต่ก็ไม่ค่อยดีนักในการเชื่อมต่อแบบหลายจุด
ข้อ จำกัด ในปัจจุบันในการแปลระดับขี้เกียจเป็นอีกสาเหตุหนึ่งที่พบได้ทั่วไป เทคโนโลยี CMOS IC ของรุ่นต่าง ๆ มีแรงดันไฟฟ้าที่เหมาะสมในการใช้งานที่แตกต่างกันและอาจมีการจำกัดความเสียหายที่กำหนดโดยขนาดทางกายภาพของทรานซิสเตอร์ นอกจากนี้พวกเขาไม่สามารถทนต่อแรงดันไฟฟ้าที่สูงกว่าแหล่งจ่ายไฟได้ ดังนั้นชิปส่วนใหญ่จึงถูกสร้างขึ้นด้วยไดโอดเล็ก ๆ จากอินพุตไปยังแหล่งจ่ายเพื่อป้องกันแรงดันไฟฟ้าเกิน หากขับชิ้นส่วน 3.3v จาก 5v หนึ่ง (หรือเป็นไปได้มากขึ้นในวันนี้ให้ขับ 1.2 หรือ 1.8 v จากแหล่ง 3.3v) มันเป็นการดึงดูดที่จะพึ่งพาไดโอดเพื่อยึดแรงดันสัญญาณไปยังช่วงที่ปลอดภัย อย่างไรก็ตามพวกเขามักจะไม่สามารถจัดการกับกระแสทั้งหมดที่อาจมีที่มาจากแรงดันไฟฟ้าที่สูงขึ้นดังนั้นตัวต้านทานแบบอนุกรมจะถูกใช้เพื่อ จำกัด กระแสผ่านไดโอด
ใช่ความสมบูรณ์ของสัญญาณคือเหตุผล การใช้ฝาครอบจะทำให้ขอบช้าลงมากและไม่สะอาดเท่าที่ควร หนังสือมาตรฐานในเรื่องที่เป็นHigh Speed การออกแบบดิจิตอล: คู่มือของเมจิกสีดำ ตามกฎของหัวแม่มือ 22.1 โอห์มมักใช้เป็นจุดเริ่มต้น คุณสามารถใช้เครื่องมือจำลองความสมบูรณ์ของสัญญาณเช่น HyperLynx ของ Mentor Graphics เพื่อการวิเคราะห์ที่ดีขึ้นก่อนที่จะสร้างบอร์ด
ในบรรทัด VDD ที่ไม่ใช่เหตุผล บางคนอาจใส่ตัวต้านทานมิลลิโอห์มที่นั่นเพื่อวัดพลังงาน อื่น ๆ โดยเฉพาะอะนาล็อกอาจวางตัวกรอง RC ไว้ที่นั่นเพื่อกำจัดเสียงรบกวน
เกี่ยวกับผลิตภัณฑ์ชนิดใด ในส่วนของผู้บริโภคอาจเป็นเพราะความสมบูรณ์ของสัญญาณ (ดูคำตอบของ Brian)
ในเครื่องมือการพัฒนาอาจเป็นการ จำกัด ในปัจจุบัน ฉันมักจะวางตัวต้านทาน 470-ohm บนสายสัญญาณสำหรับโครงการของฉันสำหรับสายข้อมูลที่เชื่อมต่อกับโมดูลภายนอก กระแสที่ถูกป้อนโดยอินพุตดิจิตอลไม่เพียงพอที่จะทำให้เกิดแรงดันไฟฟ้าตกคร่อมตัวต้านทานนี้ ข้อ จำกัด ในปัจจุบันหมายความว่าไม่มีอะไร (ปกติ) ขึ้นไปในควันถ้าฉันทำสิ่งที่ผิดพลาดในการเชื่อมต่อสิ่งต่าง ๆ หรือถ้ามีอะไรบางอย่างที่เชื่อมต่อบนกระดานสัมผัส มันแตกต่างจากฝาครอบเนื่องจากฝาครอบจะดึงกระแสจำนวนมากบนขอบดิจิตอล (สำหรับช่วงเวลาสั้น ๆ แต่บางครั้งก็ไม่สามารถมองข้ามได้) โดยมีผลตรงกันข้ามของตัวต้านทาน
ฉันไม่แน่ใจว่านี่คือสิ่งที่คุณกำลังพูดถึง แต่ตัวต้านทานขนาดเล็ก (<100 โอห์ม) สามารถวางที่เอาท์พุทของ op-amp ที่ขับเป็นเส้นยาวเพื่อให้โหลด capacitive ไม่เกิด เครื่องขยายเสียงเพื่อสั่น
นอกจากนี้ยังสามารถใช้เพื่อให้แน่ใจว่าแอมพลิฟายเออร์สองตัวมีเอาต์พุตอิมพีแดนซ์เหมือนกันทุกประการเพื่อสร้างเส้นสมดุลที่ปฏิเสธการรบกวน
อีกสองคำตอบ:
ฉันได้เห็น Xilinx FPGA โปรแกรมเพื่อขับ CMOS multiplexor แบบแถว / คอลัมน์แบบอะนาล็อกบนอิมเมจ, ทิ้งมัลติเพล็กเซอร์เนื่องจากขอบดิจิตอล Xilinx ที่มีขนาดเล็กกว่านาโนวินาทีไปไกล FAR BELOW และ FAR ABOVE VDD สิ่งนี้สามารถสังเกตได้ด้วยโพรบ 1pF ที่ความเร็ว 900MHz (โพรบ FK ที่ใช้งานของ TEK P6201 ล้าสมัยมานาน) โพรบ 13pF ที่ช้าของคุณไม่แสดงว่าทำเลย ฉันถูกชี้นำโดยคนที่มีประสบการณ์หลายปีในพื้นที่เหล่านี้เพื่อวางตัวต้านทาน 1Kohm ในแต่ละสาย 6 "(ประมาณ 15 ของสายเหล่านี้) จาก Xilinx ไปที่มัลติเพล็กเซอร์ผลลัพธ์ภาพที่ดีพร้อมอ็อฟเซ็ตจำนวนมาก / ได้รับข้อผิดพลาดปรากฏขึ้นมีการเพิ่มการแก้ไขแผ่นเย็นบางส่วนและคุณสามารถเห็นความร้อนของนิ้วของคุณผ่านกระดาษแผ่นหนึ่งเกิดอะไรขึ้นไดโอดป้องกันคาดว่าจะดูดซับกระแส ESD ของทั้งสองขั้ว ถูกเปิดใช้งานในช่วงนาโนวินาทีเหล่านั้นภายใต้ / overshoots ดังนั้นหลายล้านครั้งต่อวินาทีประจุถูกฉีดเข้าไปในซับสเตรตแบบ CMOS และบ่อน้ำทำให้เกิดพฤติกรรมแบบดิจิตอลและอาจเป็นสัญญาณอะนาล็อกหากมีการขับเคลื่อนไปยัง GRD / รถไฟโดยการไหลของประจุที่ไม่คาดคิดซึ่งต้องการเส้นทางกลับบ้าน ฉันได้ช่วยในการแก้ไขข้อบกพร่องวงจร CMOS อื่น ๆ ที่เพียงหนึ่งประตูตรรกะถูกอารมณ์เสียในระหว่างการทดสอบ ESD เพราะไม่มีการรวมตัวกันของการเก็บประจุในท้องถิ่นเป็นอย่างดี / สารตั้งต้น
ระมัดระวังตัวต้านทานบนบรรทัด vdd หากคุณไม่ระมัดระวังในการกำหนดขนาดของฝาครอบอย่างถูกต้องคุณอาจลงเอยด้วยการกระเพื่อมบนฟีดการจ่ายไปยังอุปกรณ์ที่ msy มีผลกระทบต่อ drtrimental
บางครั้งตัวต้านทานหรือโหลดอื่น ๆ จะถูกเพิ่มควบคู่ไปกับอินพุตดิจิตอลแบบแยกเพื่อชดเชยความจุที่กระจายในสายเคเบิลอินพุตที่ยาว พิจารณากรณีที่สวิตช์ฟิลด์ที่ส่วนท้ายของสายเคเบิลหุ้มฉนวนยาวมีตัวนำที่ร้อนและตัวนำคืน ปลายอีกด้านของสายเคเบิลคู่มี 120 vac Line และด้านกลับไปที่อินพุตของ PLC, DCS หรืออุปกรณ์ดิจิตอลอื่น ๆ ขึ้นอยู่กับค่าเหล่านี้: - แรงดันไฟฟ้าของแหล่งจ่าย - ความจุของสายเคเบิล - อิมพิแดนซ์อุปกรณ์อินพุตดิจิตอล - อุปกรณ์อินพุตดิจิตอล ON แรงดันไฟฟ้าคุณสามารถคำนวณระยะทางที่ปลอดภัยสูงสุดสำหรับสายเคเบิลที่ทำงานเพื่อให้อินพุตจะปิด
ความต้านทานของสายเคเบิลและอุปกรณ์อินพุตจะสร้างตัวแบ่งแรงดันไฟฟ้าที่สามารถทำให้แรงดันไฟฟ้าที่อินพุตสูงกว่าระดับที่กำหนดไว้แม้จะเปิดสวิตช์ก็ตาม