คำถามติดแท็ก input-impedance

3
ทำไมอิมพีแดนซ์อินพุตของออสซิลโลสโคปจึงต่ำมาก?
คำถามของฉันคือสองเท่า: อิมพีแดนซ์อินพุตมาจากไหน? ฉันสงสัยว่าอิมพิแดนซ์อินพุตของมัลติมิเตอร์แบบออสซิลโลสโคปของคุณมาจากไหน? มันเป็นเพียงความต้านทานของอินพุตสำหรับสเตจอินพุตของอุปกรณ์ (เช่นแอมพลิฟายเออร์หรือสเตจอินพุต ADC) หรือเป็นอิมพีแดนซ์ของตัวต้านทานที่แท้จริง ถ้าเป็นความต้านทานของตัวต้านทานที่แท้จริงแล้วทำไมจึงมีตัวต้านทานทั้งหมด ทำไมไม่เพียงแค่วงจรป้อนข้อมูล? ฉันวัดอิมพิแดนซ์อินพุตของออสซิลโลสโคปของฉันด้วย DMM เมื่อขอบเขตที่ถูกปิด DMM วัดเกี่ยวกับOmega} อย่างไรก็ตามเมื่อเปิดขอบเขตแล้ว DMM ก็วัดได้อย่างแม่นยำ (ฉันสามารถเห็นอินพุตทดสอบ 1V ที่ใช้โดย DMM บนหน้าจอออสซิลโลสโคป!) สิ่งนี้ชี้ให้เห็นว่ามีวงจรแอคทีฟที่เกี่ยวข้องกับความต้านทานอินพุตของขอบเขต หากเป็นจริงจะสามารถควบคุมความต้านทานอินพุตได้อย่างแม่นยำได้อย่างไร จากความเข้าใจของฉันอิมพีแดนซ์อินพุตกับวงจรแอคทีฟจะขึ้นอยู่กับลักษณะของทรานซิสเตอร์ที่แน่นอน1.2 M Ω1.2MΩ1.2\mathrm{M\Omega}1 M Ω1MΩ1\mathrm{M\Omega} ทำไมอิมพีแดนซ์อินพุตไม่สูงขึ้นมาก? เป็นข้อมูลสมรรถภาพของสโคปมาตรฐานทำไม ? ทำไมถึงสูงกว่านั้นไม่ได้? ขั้นตอนการป้อนข้อมูล FET สามารถบรรลุอิมพีแดนซ์อินพุตตามลำดับของ teraohms! เหตุใดจึงมีความต้านทานอินพุตต่ำ1 M Ω1MΩ1\mathrm{M\Omega} ฉันคิดว่าข้อดีอย่างหนึ่งของมาตรฐานที่แม่นยำคืออนุญาตให้โพรบ 10X และสิ่งที่คล้ายกันซึ่งจะทำงานได้ก็ต่อเมื่อขอบเขตมีอิมพิแดนซ์อินพุตที่แม่นยำซึ่งไม่ใหญ่เกินจริง (เช่นอินพุต FET เวที). อย่างไรก็ตามแม้ว่าขอบเขตจะมีอิมพิแดนซ์อินพุตสูงมาก (เช่น teraohms) ดูเหมือนว่าฉันยังคงมีโพรบ …

4
อิมพีแดนซ์อินพุตของแอมพลิฟายเออร์ในการดำเนินงาน (op amp) ไม่มีที่สิ้นสุดหรือเป็นศูนย์หรือไม่?
เป็นการดีที่ความต้านทานอินพุตไม่มีที่สิ้นสุด แต่ในการคำนวณความต้านทานอินพุต (ริน) ของแอมพลิฟายเออร์ที่แตกต่างกันผู้เขียนใช้แนวคิดว่าทั้งสองขั้วอินพุตนั้นลัดวงจรซึ่งก็เป็นจริงเช่นกันเนื่องจากการขยายวงเปิดนั้นไม่มีที่สิ้นสุด (ซึ่งในทางกลับกันต้องการความแตกต่างระหว่างแรงดันไฟฟ้าของขั้วอินพุตเป็นศูนย์ดังนั้นจึงทำให้เกิดไฟฟ้าลัดวงจร) คำถามของฉัน: ทำไมเราจึงพิจารณากระแสอินพุตเป็นศูนย์ในบางกรณี (เนื่องจากอิมพีแดนซ์อินพุตไม่ จำกัด ) และบางครั้งพิจารณากระแส จำกัด ที่ใช้แนวคิดวงจรลัด? มีเหตุผลหรือเป็นแค่ความสะดวกสบาย? นี่คือแผนภาพวงจรที่ตัดออกจากหนังสือ:

2
กระแสอินพุตต่ำเช่นนี้เป็นไปได้อย่างไร
ฉันเข้าใจว่า op-amps มีกระแสอินพุตต่ำ นั่นคือหนึ่งในลักษณะที่กำหนดของพวกเขา แต่ดูแผ่นข้อมูลสำหรับLMC6001 (เรียกว่า "แอมพลิฟายเออร์แอมป์ปัจจุบัน" แบบ Ultra, Ultra-Low อินพุตต่ำ "เพราะหนึ่งอัลตร้ายังไม่เพียงพอ) ฉันต้องสงสัยว่า <censored> พวกเขาได้รับกระแสอินพุตต่ำอย่างไร LMC6001 อ้างสูงสุดอินพุตอคติปัจจุบันที่ 25 ° C 25 femtoamperes ด้วยแรงดันออฟเซ็ตอินพุตออฟเซ็ตที่ 10mV ระหว่างพินนั่นเท่ากับตัวต้านทาน 400 GΩระหว่างอินพุตซึ่งเป็นพินที่อยู่ติดกันสองตัวบนแพ็คเกจ SOIC และความต้านทานอินพุทต่อกำลังเทียบเท่าจะสูงขึ้น! และถ้าคุณดูเครื่องมือเปรียบเทียบมันน่าประทับใจยิ่งกว่า ยกตัวอย่างเช่นTLV7211ซึ่งความต้านทานอินพุตและอินพุตเทียบเท่ากับความต้านทานอินพุทต่อกำลังอยู่ในระดับ 100 TΩในขณะที่อยู่ในแพ็คเกจ SC-70 ที่เล็กกว่า สิ่งนี้ไม่ได้ถูกควบคุมโดยกระแสการรั่วไหลผ่าน PCB และบรรจุภัณฑ์?
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.