การเจรจาต่อรองความกว้างของลิงค์ PCI-E เกิดขึ้นที่ไหน?
ฉันพยายามวินิจฉัยการ์ด PCI-E ที่มีประสิทธิภาพต่ำในระบบของฉันและฉันรู้ว่ามันกำลังเจรจากับความกว้างของลิงก์ที่ไม่ถูกต้อง โดยเฉพาะจากการวิ่งlspci -vvฉันเห็น: LnkCap: Port #1, Speed 8GT/s, Width x8, ASPM L1, Exit Latency L0s <4us, L1 <4us ClockPM- Surprise- LLActRep- BwNot- ในขณะที่ LnkSta: Speed 8GT/s, Width x4, TrErr- Train- SlotClk- DLActive- BWMgmt- ABWMgmt- คำถามของฉันคือ: การเจรจานี้เกิดขึ้นที่ระดับฮาร์ดแวร์หรือระดับซอฟต์แวร์หรือไม่ อีกวิธีหนึ่งการ์ดจะต่อรองโดยตรงกับสล็อต PCI-E หรือเกิดเหตุการณ์นี้ขึ้นที่ใดที่หนึ่งในไดรเวอร์หรือไม่ (หากนี่เป็นคำตอบที่ชัดเจนโปรดยกโทษให้ฉัน ... หลังจากพยายามวิเคราะห์สิ่งนี้เป็นเวลาหนึ่งสัปดาห์จิตใจของฉันจะทอดไปนิดหน่อย)