คำถามติดแท็ก distortion

ฉันพยายามสร้าง oscillator คลื่นไซน์โดยใช้ opamp แต่ฉันได้รับผลลัพธ์ที่แปลก ต้องการความช่วยเหลือในการรับสัญญาณไซน์บริสุทธิ์ แผนผังวงจร: คำอธิบายวงจร: วงจรนี้คล้ายกับออสซิลเลเตอร์แบบปรับเปลี่ยนเฟส 3 เฟสบัฟเฟอร์ (ได้รับแรงบันดาลใจจากที่นี่ ) Op-amp U2Bถูกเพิ่มเพื่อให้ตัวต้านทานแอมป์ U1A ( R1, R2 & R3 ) มีค่าเป็นสิบกิโลโอห์ม (ไม่ใช่ 100 ของ Kohm) ออสซิลเลเตอร์เอาท์พุตอยู่ที่U2Bพิน 7 (OUT) สองอุปกรณ์ไฟฟ้าอิสระมีการเชื่อมต่อดังแสดงในแผนผังที่จะได้รับ+ 15V / 0V / -15V R3ใช้เพื่อเพิ่มความแตกต่างของแอมป์ R4 & R5ใช้เพื่อเปลี่ยนความถี่ออสซิลเลเตอร์ ความถี่เอาต์พุตเป้าหมายคือ 400Hz ปัญหา: รูปคลื่นด้านบน: IC U2B พิน 5 (อินพุตที่ไม่แปลงกลับ) wrt …

14 operational-amplifier  oscillator  distortion 

ฉันกำลังจะซื้อหูฟังและอินเตอร์เฟซเสียงที่มีแอมพลิฟายเออร์ในตัว รายละเอียดบอกว่าความต้านทานของแอมป์คือ "<30 โอห์ม" หูฟังที่ฉันต้องการซื้อคือ Beyerdynamic DT 990 ซึ่งมีอิมพีแดนซ์ต่างกัน ฉันมีคุณสมบัติทางด้านอิเล็กทรอนิคส์พอที่จะรู้ได้ว่ายิ่งความต้านทานของหูฟังสูงขึ้นเท่าไหร่การ "ขยาย" ที่มากขึ้น (สำหรับการขาดคำที่ดีกว่า) จำเป็นต้องใช้พลังเดียวกัน อย่างไรก็ตามฉันกังวลว่าความต้านทานที่แตกต่างกันอย่างมีนัยสำคัญทำให้เกิดการบิดเบือนเสียง ฉันไม่ได้พูดถึงความอิ่มตัวของสี แต่อาจมีการเปลี่ยนแปลงเล็กน้อยในลักษณะการถ่ายโอนซึ่งเห็นได้ชัดว่าไม่ใช่สิ่งที่ฉันต้องการจัดการ ความเข้าใจใด ๆ ในหัวข้อนี้ชื่นชมอย่างมาก

12 amplifier  impedance-matching  distortion 

ฉันพยายามออกแบบเสียงรบกวนต่ำ, ความเพี้ยนต่ำ, วงจร op-amp ราคาประหยัดสำหรับสัญญาณอนาล็อก (เสียง) แบบมัลติเพล็กซ์ ประสบการณ์การวิจัยและการทดลองบางอย่างทำให้ฉันได้รับส่วนประกอบต่อไปนี้พร้อมกับแหล่งจ่ายไฟที่มีเสียงรบกวนต่ำ: NE / SA5532A op-amp เสียงรบกวนต่ำสองแผ่น (แผ่นข้อมูล) CMOS แบบอะนาล็อก HEF4053B อนาล็อก(แผ่นข้อมูล) คำถามนี้มีสาระสำคัญเกี่ยวกับการรวมสวิตช์ ฉันรู้ว่ารีเลย์เป็นอีกทางเลือกหนึ่งของสวิตช์ CMOS แต่ในราคาประมาณ 5 ถึง 10 เท่าของราคาพวกเขาไม่ใช่ตัวเลือกในการออกแบบนี้ มีการปรับคำถามกับคำตอบที่เหมาะสมเกี่ยวกับวงจร op-amp กับ (เลือก) กําตัวแปรเช่นที่นี่ คำถามนี้ไม่เกี่ยวกับปัญหานี้ตามที่ชื่อแนะนำ แต่อดทนกับฉันและให้ฉันทำอย่างละเอียดในการแนะนำ พิจารณาวงจรนี้ด้วยการรับตัวแปร: ตำแหน่งของสวิตช์ในวงจรนี้สมบูรณ์แบบ พวกมันอยู่ที่ระดับพื้นดินดังนั้นจึงไม่มีสิ่งชดเชยที่มีอิทธิพลต่อความต้านทานสวิตช์ ดังนั้นในตำแหน่งนี้สวิตช์จะไม่สร้างการบิดเบือนการมอดูเลต ในเส้นทางของสัญญาณสวิทช์นั้นอยู่ห่างจากหมุดป้อนข้อมูลแอมป์ที่มีความอ่อนไหว สามารถตั้งค่า Rin, Rf, Rg1 และ Rg2 ได้ใกล้กับขาอินพุต หากสวิตช์นั้นอยู่ที่ด้านอินพุต op-amp จะไม่สามารถทำได้ ทีนี้ถึงคำถามที่แท้จริงของคำถามของฉัน นี่คือการกำหนดค่าที่เป็นไปได้ …

11 operational-amplifier  noise  distortion  cost 

นี่คือวงจรที่ฉันทำ - ออกแบบคำนวณคำนวณสร้าง: จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab ไตรมาสที่ 1 และไตรมาสปัจจุบันของนักสะสมอยู่ที่ 5mA ในขณะที่ไตรมาสที่ 3 คือ 1mA คลื่นไซน์ที่อินพุตมี 1Vpp ที่ 1kHz ข้อเสนอแนะเชิงลบควรทำงานได้เนื่องจากมีการเปลี่ยนแปลงแบบ 360 องศาระหว่างอินพุตที่ฐานของ Q1 และฐานของ Q2 อันดับแรก Rf2 ตัดสินใจที่จะเป็น 10k จากนั้นจะถูกแทนที่ด้วยโพเทนชิออมิเตอร์ วงจรนี้ไม่ทำงานอย่างที่ฉันคาดไว้ ฉันคาดหวังว่าหากความผิดเพี้ยนบางอย่างเกิดขึ้นภายในคลื่นไซน์ก็จะได้รับการแก้ไขโดยการตอบรับเชิงลบหรือ / และคู่ของดิฟเฟอเรนเชียลคอนดิชั่นเนอร์และจำนวนการบิดเบือนที่แก้ไขจะถูกควบคุมด้วย ฉันสร้างความเพี้ยนโดยการเพิ่มคลื่นไซน์ (1Vpp, 3kHz) ไปยังฐานของ Q3 ไม่สามารถเปรียบเทียบผลลัพธ์ที่แท้จริงกับผลลัพธ์ที่ต้องการเนื่องจากไม่ได้ใกล้เคียงกับผลลัพธ์ที่ต้องการ ผลลัพธ์ที่เอาต์พุตที่ตัวสะสมของ Q3 ถูกบิดเบือนในลักษณะเดียวกันกับสัญญาณที่ฐานของ Q3 - ควรมีไซน์บริสุทธิ์ที่ตัวสะสมของ Q3 หรือไม่? แต่จากนั้นฉันกำหนดขอบเขตสัญญาณที่ตัวสะสมของ Q2 และมีคลื่นไซน์ที่ฉันคาดว่าจะอยู่ที่เอาต์พุตของเครื่องขยายเสียง …

10 diff-amp  distortion  negative-feedback 

ฉันใหม่กับโลกของ FPGA อย่างสมบูรณ์และคิดว่าฉันจะเริ่มต้นด้วยโครงการที่ง่ายมาก: ตัวถอดรหัส 7 บิตแบบ 4 บิต รุ่นแรกที่ฉันเขียนอย่างหมดจดใน VHDL (โดยทั่วไปเป็น combinatorial เดียวselectไม่จำเป็นต้องใช้นาฬิกา) และดูเหมือนว่าจะทำงานได้ แต่ฉันก็อยากจะทดลองกับ "IP Cores" ใน Xilinx ISE ดังนั้นตอนนี้ฉันใช้ GUI "ISE Project Explorer" และฉันสร้างโครงการใหม่ด้วย ROM core รหัส VHDL ที่สร้างขึ้นคือ: LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : …

9 fpga  vhdl  xilinx  energy  voltage  diodes  voltage-divider  undervoltage  hysteresis  relay  solid-state-relay  routing  matrix  power-engineering  ground  basic  arduino  infrared  reverse-engineering  avr  atmega  spi  usb-device  sd  arduino  arduino  voltage  transistors  transformer  output  voltage  signal  datasheet  input  output  microcontroller  microcontroller  xmega  power  relay  ac  control  microcontroller  atmega  c  frequency-measurement  image-sensor  pic  c  arduino  operational-amplifier  feedback  power  current  resistors  current-measurement  maximum-ratings  voltage  adc  arduino  counter  wireless  solar-cell  pcb-assembly  manufacturing  signal  distortion