คำถามติดแท็ก image-sensor

2
ทำไมไม่มีการม้วนชัตเตอร์เมื่อใช้ชัตเตอร์แบบกลไก?
ดังนั้นฉันจึงรู้ว่าอาจไม่ใช่สถานที่ที่ดีที่สุดในการถามคำถามนี้ แต่บางทีคุณบางคนอาจคุ้นเคยกับกลไกของกล้องดิจิตอลมิเรอร์เลสและเทคโนโลยีเซ็นเซอร์ CMOS ฉันไม่ค่อยเข้าใจว่าทำไมเซ็นเซอร์ภาพอิเล็กทรอนิกส์ที่สร้างสิ่งประดิษฐ์ชัตเตอร์แบบม้วนไม่ได้สร้างภาพที่มีปัญหานี้เมื่อรวมเข้ากับชัตเตอร์เชิงกล สิ่งที่ฉันไม่ได้รับคือ: ชัตเตอร์กลิ้งเกิดขึ้นเนื่องจากการอ่านค่าเซ็นเซอร์จากด้านหนึ่งไปอีกด้านหนึ่ง (โดยปกติคือจากบนลงล่าง) ดังนั้นภาพจริงจะถูกต่อเข้าด้วยกันจากเส้นสแกนในช่วงเวลาที่ต่างกัน ในความเข้าใจของฉันการอ่านค่าบรรทัดการสแกนเลียนแบบหน้าต่างกลไกเชิงกลที่อยู่เหนือเซ็นเซอร์ (?) ตอนนี้เมื่อใช้ชัตเตอร์เชิงกลที่ด้านหน้าของเซ็นเซอร์ชัตเตอร์จะเข้าควบคุมภารกิจนี้ในขณะที่เซ็นเซอร์จะถูกอ่านออกไปทั่วโลกในคราวเดียว (?) ดังนั้นวัตถุชัตเตอร์ม้วนจะไม่ปรากฏในภาพสุดท้าย แต่ถ้าเซ็นเซอร์สามารถอ่านได้ทั่วโลกในคราวเดียวเหตุใดจึงไม่เกิดขึ้นเมื่อใช้ชัตเตอร์อิเล็กทรอนิกส์? ทำไมเซ็นเซอร์ไม่สามารถเปิดและปิดภายในเช่น 1/2000 วินาทีได้อย่างสมบูรณ์หลีกเลี่ยงการกลิ้งชัตเตอร์? ทำไมต้องใช้ "วิธีสแกนเส้น" ในการถ่ายภาพ เมื่อฉันมีกล้องถ่ายรูปที่สามารถถ่ายภาพนิ่งที่ 10 เฟรมต่อวินาทีด้วยชัตเตอร์เชิงกลทำไมมันไม่ได้หมายความว่าเซ็นเซอร์สามารถถ่ายภาพที่ 10fps ด้วยระบบอิเล็กทรอนิกส์โดยไม่ต้องใช้ชัตเตอร์หมุน? ฉันได้พบโพสต์นี้ซึ่งอธิบายถึงเหตุผลทั่วไปของการกลิ้งชัตเตอร์ แต่ไม่ใช่คำถามที่ฉันมี ฉันไม่รู้ด้วยซ้ำว่าสมมติฐานของฉันถูกต้องหรือไม่ แต่ฉันยินดีถ้ามีใครซักคนที่เข้าใจเรื่องนี้

4
ทำไมการผลิตกล้องสำหรับแสงที่ไม่สามารถมองเห็นได้มีราคาแพงมาก?
กล้องผู้บริโภคทั่วไปสามารถจับความยาวคลื่นของ 390-700 นาโนเมตร 400-1050nm แต่ทำไมการผลิตกล้องสำหรับอินฟราเรดอุลตร้าไวโอเลตรังสีเอกซ์เป็นต้น สิ่งเดียวที่แตกต่างคือความยาวคลื่นและพลังงาน eV

1
การจำลองม้านั่งทดสอบอย่างง่ายด้วยแกน ROM สังเคราะห์
ฉันใหม่กับโลกของ FPGA อย่างสมบูรณ์และคิดว่าฉันจะเริ่มต้นด้วยโครงการที่ง่ายมาก: ตัวถอดรหัส 7 บิตแบบ 4 บิต รุ่นแรกที่ฉันเขียนอย่างหมดจดใน VHDL (โดยทั่วไปเป็น combinatorial เดียวselectไม่จำเป็นต้องใช้นาฬิกา) และดูเหมือนว่าจะทำงานได้ แต่ฉันก็อยากจะทดลองกับ "IP Cores" ใน Xilinx ISE ดังนั้นตอนนี้ฉันใช้ GUI "ISE Project Explorer" และฉันสร้างโครงการใหม่ด้วย ROM core รหัส VHDL ที่สร้างขึ้นคือ: LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : …
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.