1
การจำลองม้านั่งทดสอบอย่างง่ายด้วยแกน ROM สังเคราะห์
ฉันใหม่กับโลกของ FPGA อย่างสมบูรณ์และคิดว่าฉันจะเริ่มต้นด้วยโครงการที่ง่ายมาก: ตัวถอดรหัส 7 บิตแบบ 4 บิต รุ่นแรกที่ฉันเขียนอย่างหมดจดใน VHDL (โดยทั่วไปเป็น combinatorial เดียวselectไม่จำเป็นต้องใช้นาฬิกา) และดูเหมือนว่าจะทำงานได้ แต่ฉันก็อยากจะทดลองกับ "IP Cores" ใน Xilinx ISE ดังนั้นตอนนี้ฉันใช้ GUI "ISE Project Explorer" และฉันสร้างโครงการใหม่ด้วย ROM core รหัส VHDL ที่สร้างขึ้นคือ: LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : …
9
fpga
vhdl
xilinx
energy
voltage
diodes
voltage-divider
undervoltage
hysteresis
relay
solid-state-relay
routing
matrix
power-engineering
ground
basic
arduino
infrared
reverse-engineering
avr
atmega
spi
usb-device
sd
arduino
arduino
voltage
transistors
transformer
output
voltage
signal
datasheet
input
output
microcontroller
microcontroller
xmega
power
relay
ac
control
microcontroller
atmega
c
frequency-measurement
image-sensor
pic
c
arduino
operational-amplifier
feedback
power
current
resistors
current-measurement
maximum-ratings
voltage
adc
arduino
counter
wireless
solar-cell
pcb-assembly
manufacturing
signal
distortion