ผลที่ตามมาของ

พื้นหลัง

วงจรซับซ้อนC 0ถูกกำหนดให้เป็นชุดของครอบครัววงจร (เช่นลำดับของวงจรหนึ่งสำหรับการป้อนข้อมูลขนาดแต่ละคน) ของความลึกล้อมรอบและขนาดพหุนามสร้างขึ้นโดยใช้มากมายแฟนใน AND, OR และ NOT$AC^0$

ฟังก์ชัน parity มีอินพุตn- bit เท่ากับ XOR ของบิตในอินพุต$\oplus$$n$

หนึ่งในวงจรแรกที่ได้รับการพิสูจน์ในความซับซ้อนของวงจรมีดังต่อไปนี้:

[FSS81], [Ajt83]: 0$\oplus \notin AC^0$

คำถาม:

ให้เป็นคลาสของฟังก์ชันที่สามารถคำนวณได้โดยใช้วงจรอิเล็กทรอนิกส์ที่มีความลึกที่ จำกัด และขนาดพหุนามโดยใช้ชิ้นส่วนอิเล็กทรอนิกส์เช่นทรานซิสเตอร์ (ฉันสร้างชื่อE C 0แจ้งให้เราทราบหากคุณรู้จักชื่อที่ดีกว่านี้)$EC^0$$EC^0$

1. เราสามารถคำนวณในทางปฏิบัติโดยใช้วงจรE C 0 ได้หรือไม่?$\oplus$$EC^0$

2. สิ่งที่เกี่ยวกับแฟน ๆ ในและ / หรือ? เราสามารถคำนวณมันในไหม?$EC^0$

3. ไม่มีผลในทางปฏิบัติใด ๆ คือC 0ที่สำคัญในการปฏิบัติ?$\oplus \notin AC^0$$AC^0$

4. ทำไมเป็นที่สำคัญสำหรับนักวิทยาศาสตร์ (ทฤษฎี) คอมพิวเตอร์?$\oplus \notin AC^0$

บันทึก:

โพสต์นี้มีคำถามที่น่าสนใจ แต่ OP ดูเหมือนว่าจะปฏิเสธที่จะทำให้โพสต์อ่านง่ายขึ้นและแก้ไขความเข้าใจผิดในนั้นด้วยเหตุผลบางอย่างดังนั้นฉันจึงโพสต์คำถามใหม่ (มันจะง่ายกว่าที่จะแก้ไขโพสต์ต้นฉบับ แต่ขณะนี้ไม่มีข้อตกลงถ้าตกลงที่จะแก้ไขโพสต์ของผู้ใช้คนอื่นอย่างมาก)

ที่เกี่ยวข้อง:

• ความเท่าเทียมกันและ$AC^0$

• เหตุใดความเท่าเทียมกันจึงไม่อยู่ในสำคัญ $AC^0$(บล็อกความซับซ้อนในการคำนวณ)

ฉันไม่ใช่วิศวกรไฟฟ้า แต่ค้นหาสิทธิบัตรออนไลน์ที่เกี่ยวข้องกับวงจรสวิตชิ่งสำหรับประตูพาริตี้และข้อเสนอทั้งหมด (ฉันพบสิทธิบัตรจนถึงสิ้นปี 1970) หารือเกี่ยวกับปัญหาขนาดเมื่อเทียบกับเชิงลึก สิทธิบัตรทั้งสามข้อที่ฉันได้ดูเสนอวิธีแก้ปัญหาเชิงลึกแบบลอการิทึมโดยยึดตามประตู fanin-2 ดังนั้นคำตอบสำหรับคำถามแรกของคุณอาจเป็น "ไม่"

JJ Moyer: Parity Check Circuit Circuit, สิทธิบัตรสหรัฐอเมริกา 3011073, 1961

AF Bulver และคณะ: NAND การทำให้เกตของฟังก์ชันพาริตี n-input, สิทธิบัตรสหรัฐอเมริกา US3718904, 1973

PJ Baun, Jr.: วงจรพาริตี้, สิทธิบัตรสหรัฐอเมริกา 4251884, 1981

Johne คุณมีปัญหาอะไร คุณกำลังพยายามที่จะโต้แย้งในสิ่งที่ไม่มีใครเคยอ้างสิทธิ์ ไม่มีใครบอกว่าขอบเขตล่างที่ต่ำกว่าจะทำให้เกิดขีด ​​จำกัด พื้นฐานบางประการในการคำนวณแฮคเกอร์ด้วยวงจรอื่นนอกเหนือจากที่ใช้กับทฤษฎีบท (เช่นวงจร AC ^ 0) ไม่มีข้อสันนิษฐานที่ซ่อนอยู่หรือความหมายที่ซ่อนอยู่ที่นี่ โดยเฉพาะอย่างยิ่งเราทุกคนรู้เช่นว่ามันเป็นไปได้ที่จะคำนวณ XOR ด้วยวงจร NAND ขนาดพหุนามความลึกลอการิทึมแม้จะมีพัดลมอยู่เสมอ

คำพูดของแชนนอนนั้นไม่เกี่ยวข้องส่วนใหญ่เช่นกัน ไม่มีข้อบ่งชี้ว่าเขายังสงสัยว่าวงจร AND-OR ที่มีความลึกคงที่จะต้องมีขนาดเอ็กซ์โพเนนเชียลเพื่อคำนวณพาริตี้ แน่นอนว่าเขาอาจจะเดาได้เพราะมันเป็นเรื่องง่ายที่จะคาดเดาว่ามันจะเป็นจริงหลังจากที่เล่นกับปัญหาในขณะที่ แต่สิ่งที่?

คุณพลาดจุดไปทั้งหมด: การพิสูจน์ขอบเขตล่างนั้นยากเหลือเกินและเราต้องเริ่มต้นที่ไหนสักแห่งด้วยโมเดลที่ง่ายที่สุด นี่เป็นวงจรแรกที่ถูก จำกัด เทคนิคที่นำไปสู่ความคิดที่น่าสนใจมากมาย (รวมถึงสาขาอื่น ๆ เช่นทฤษฎีการเรียนรู้) และถึงแม้ว่าผลลัพธ์นั้นน่าเชื่อถือ

ความจริงที่ว่าผลลัพธ์ดูเหมือนว่าใช้งานง่ายไม่ชัดเจน หากคุณคิดว่าเป็นโปรดแสดงหลักฐานว่าความเท่าเทียมกันไม่ได้อยู่ใน AC ^ 0 ทุกคนรู้ว่า P ไม่เท่ากับ NP สำหรับเรื่องนั้น แต่ไม่มีใครอยู่ใกล้ที่จะมีหลักฐาน

การร้องเรียนของคุณในหัวข้ออื่น ๆ เกี่ยวกับประตู NAND ไม่สมเหตุสมผลเช่นกัน ขอบเขตล่างนี้มีขนาดเท่ากันสำหรับวงจรความลึกคงที่ที่สร้างขึ้นจากประตู NAND เนื่องจากเป็นพื้นเดียวกัน การเลือกระบุผลลัพธ์ด้วย AND, OR ไม่ใช่เพียงเรื่องของความสะดวกสบาย ดังนั้นนี่อาจเป็นแอปพลิเคชั่นในโลกแห่งความจริงในแง่ที่คุณต้องการ: วงจรความลึกคงที่ของ NAND เกตส์การคำนวณต้องใช้ขนาดที่ชี้แจง มันให้ข้อ จำกัด ในทางปฏิบัติแม้ว่าจะไม่ใช่สิ่งที่สำคัญที่สุดก็ตาม มันบอกว่าแฮคเกอร์วงจรขนาดเล็กสำหรับขนาดใหญ่ n จำนวนของปัจจัยการผลิตจะต้องมีความลึกอย่างใดอย่างหนึ่งที่กำลังเติบโตด้วย n หรือประตูอื่น ๆ กว่า NAND ทำไมคุณไม่พอใจกับสิ่งนี้

การเรียกร้องของคุณว่าความลึกของวงจรไม่ใช่ปัญหาในโลกแห่งความจริงก็ทำให้เข้าใจผิดได้เช่นกันเนื่องจากความลึกเกี่ยวข้องโดยตรงกับเวลาและความถี่สูงสุดที่นาฬิกาสามารถทำงานได้

โดยวิธีการที่ชุมชน CS ได้ตระหนักดีถึงทฤษฎีวงจรบูลีน EE และสร้างขึ้นบนที่ตรงข้ามกับสิ่งที่คุณเรียกร้อง

$1.62^2$$3.82^2$

• โครงสร้างวงจรลอจิกเทคโนโลยี CMOS

$s = a \oplus b \oplus c_{in}$

• Full Adder Cell 8T ความเร็วสูงพลังงานต่ำ

สถานที่ที่ดีในการค้นหาประตูความเร็วสูงขนาดกะทัดรัดของ XOR / XNOR อยู่ในวงจร full-adders และ Hamming ECC (ซึ่งโดยปกติจะอยู่ในเส้นทางวิกฤต)

นอกจากนี้ปัญหาของความลึกของวงจรโดยทั่วไปแล้วไม่ได้กังวลในตรรกะแบบอะซิงโครนัสของ VLSI ความลึกเพียงอย่างเดียวของผลที่ตามมาคือเส้นทางวิกฤติซึ่งกำหนดระยะเวลานาฬิกาสูงสุด ตรรกะเชิงผสมส่วนใหญ่เผยแพร่ผลลัพธ์ของพวกเขาในเสี้ยวเวลาสำหรับเส้นทางวิกฤต เส้นทางที่สำคัญมักจะเกิดขึ้นกับตรรกะเชิงผสมที่จำเป็นต้องผ่านพื้นที่หลายแห่งที่กระจัดกระจายไปบนชิป

$n$$O(1)$

$AT^2 = \Omega(n^2)$

• ในความซับซ้อนของการใช้งาน VLSI และการแทนกราฟของฟังก์ชันบูลีนด้วยแอพพลิเคชั่นเพื่อการคูณจำนวนเต็ม

นี่คือจากการคำนวณความซับซ้อนบล็อก:

สิ่งนี้ทำให้เกิดคำถามว่า: บางคนในโลกแห่งความเป็นจริงต้องการสร้าง polysize fan เชิงลึกที่ไม่มีขอบเขตอย่างต่อเนื่องและไม่ต้องใช้วงจรสำหรับพาริตีและผลลัพธ์นี้บอกพวกเขาว่าทำไมพวกเขาถึงไม่สามารถ?

$2^n/n$

$\lambda(3) = 8$

$X \oplus Y \oplus Z = X(YZ+Y'Z') + X'(YZ'+Y'Z)$

$\mu(3)$

$X_1 \oplus X_2 \oplus \ldots \oplus X_n$

$4(n-1)$