คำถามติดแท็ก cpu

ปิด คำถามนี้จะต้องมีมากขึ้นมุ่งเน้น ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้มุ่งเน้นที่ปัญหาเดียวโดยแก้ไขโพสต์นี้ ปิดให้บริการใน5 ปีที่ผ่านมา ฉันสนใจที่ข้อมูล cpu / gpu นำเสนอ (ไปยังอุปกรณ์ใดก็ตามที่มันทำ) ข้อมูลวิดีโอหลังจากประมวลผลแล้ว ฉันได้รับแจ้งว่า CPU / GPU ประมวลผลวิดีโอจากนั้นส่งไปยังวงจรรวมด้วยอนุกรมความเร็วสูงที่แปลงสัญญาณอนุกรมเป็นเอาต์พุตที่เหมาะสม แต่ฉันไม่สามารถยืนยันได้ด้วยการค้นหาออนไลน์ ฉันสนใจในการส่งสัญญาณและไม่สามารถค้นหาโปรโตคอล / ฯลฯ ได้เพราะฉันไม่รู้ว่ามันคืออะไร ดังนั้น CPU / GPU โต้ตอบกับเอาต์พุตวิดีโอโดยตรง (ฉันสามารถค้นหาโปรโตคอลเหล่านี้ได้อย่างง่ายดาย) หรือมี "คนกลาง" เพื่อพูดและถ้าเป็นเช่นนั้นชนิดของชิป / etc?

14 cpu  gpu 

ฉันต้องการสร้างคอมพิวเตอร์ที่ง่ายที่สุดเท่าที่จะทำได้ ฉันไม่สนใจเกี่ยวกับความเร็วหรือการจัดเก็บแน่นอนการมีความเร็วช้าและการจัดเก็บข้อมูลต่ำเป็นข้อได้เปรียบอย่างมากเนื่องจากฉันต้องการสร้างมันจากทรานซิสเตอร์ มันจะถูกตั้งโปรแกรมผ่าน Raspberry Pi ซึ่งจะโฮสต์กล้องเพื่อให้คุณสามารถดูการทำงานของนาฬิกาแต่ละรอบได้ (ใช่มันจะทำงานที่ Hz ไม่ใช่ GHz) มันจะเป็นการออกแบบแบบเปิดที่มีจุดประสงค์ให้โรงเรียนสามารถซื้อชิ้นส่วนทำความเข้าใจและปรับปรุงการออกแบบ ดังนั้นงบประมาณทั้งหมดจะต้องอยู่ในระดับต่ำกว่า 400 ปอนด์หรือประมาณ 100 ปอนด์ ฉันค้นคว้ามาหลายปีแล้วและมีความคิดที่ดีสำหรับ CPU (การลงทะเบียนน้อยที่สุด, ไมโครโค้ดในสวิตช์ DIP และการดำเนินการทางตรรกะบิต / การคำนวณทางคณิตศาสตร์เพื่อลดจำนวนทรานซิสเตอร์) สิ่งที่ฉันไม่สามารถหาได้คือวิธีรับหน่วยความจำฉันต้องการ 1024 ถึง 8096 บิต สิ่งที่ดีที่สุดที่ฉันสามารถทำได้คือเครื่องถอดรหัสแบบ 6 บิตสองตัวที่ให้การเข้าถึงตัวเก็บประจุแบบ 64 x 64 กริด ไม่ว่าพวกเขาจะมีการเรียกเก็บเงินในพวกเขาหรือไม่และการอ่านจะช่วยเสริมสถานะนั้น จะไม่มีไฟ LED บนตัวเก็บประจุเนื่องจากการรีเฟรชของ 'DRAM' นี้จะอยู่ในลำดับหรือนาที (ซึ่งเป็นความอัปยศเพราะนี่เป็นเพียงส่วนเดียวที่จะไม่แสดงสถานะ) ความคิดอื่น ๆ รวมถึงเทปไดรฟ์บางรูปแบบ (กลไกเทปขนาดกะทัดรัด: การจัดเก็บที่ดี, ซับซ้อนเกินไป, ไม่ต้องค้นหา), …

13 transistors  digital-logic  components  memory  cpu 

วิธีการย้อนกลับไปในปี 2002 จิมเทอร์ลีย์บอกว่าประมาณ 14% ของซีพียูทั้งหมดที่จำหน่ายได้แล้ว4 บิตซีพียูขณะที่ประมาณ 8% ของซีพียูทั้งหมดที่ขายเป็นซีพียู 32 บิต (คนส่วนใหญ่ที่ฉันรู้จักรู้สึกประหลาดใจว่ามีซีพียู 4 บิตใด ๆ ที่ยังคงถูกสร้างขึ้นมาน้อยกว่าที่พวกเขาทำได้ดีมาก) ตอนนี้เป็น 2011 แล้ว - ซีพียู 4 บิตยังคงขายซีพียู 32 บิตและซีพียู 64 บิตรวมกันในปริมาณหน่วยหรือไม่? ฉันจะไปดูตัวเลขล่าสุดของการขายตามปริมาณหน่วยได้ที่ไหน เว็บไซต์และนิตยสารชั้นนำคืออะไรเพื่อเรียนรู้เพิ่มเติมเกี่ยวกับ CPU 4 บิตที่ทันสมัยและเครื่องมือในการพัฒนา

13 microprocessor  cpu  development-tools 

ฉันกำลังสร้างซีพียู 16 บิตที่เรียบง่ายใน Logisim และเตรียม ALU และ opcodes ที่ฉันต้องการ ตอนนี้ฉันพบว่ามันยากที่จะหารหัสที่ถูกต้องสำหรับคำสั่งเพื่อให้ subcircuits ต่าง ๆ (เช่นตรรกะเลขคณิต) ไม่ต้องการสายควบคุมทั้งหมด (ที่สร้างการเข้ารหัส) เป็นอินพุต แต่น้อยที่สุดเท่าที่จะทำได้ มีกลยุทธ์หรือวิธีการใดที่ช่วยในการออกแบบ opcode ที่มีประสิทธิภาพหรือไม่? ขอบคุณล่วงหน้า

12 cpu  computer-architecture 

อาจเป็นเรื่องบังเอิญ แต่ฉันสังเกตเห็นว่าไมโครคอนโทรลเลอร์ใช้การรีบูตเมื่อ RAM หมด (Atmega 328 ถ้าฮาร์ดแวร์เฉพาะ) นั่นคือสิ่งที่ไมโครคอนโทรลเลอร์ทำเมื่อหน่วยความจำไม่เพียงพอ? ถ้าไม่เกิดอะไรขึ้น ทำไม / อย่างไร ตัวชี้สแต็กจะเพิ่มขึ้นอย่างแน่นอนในช่วงหน่วยความจำที่ไม่ได้จัดสรร (หรือย้อนกลับ) แต่เกิดอะไรขึ้นแล้ว: มีการป้องกันบางอย่างที่ทำให้มันรีบูทหรือเป็นผลมาจากการเขียนทับวิกฤต ข้อมูล (ซึ่งฉันคิดว่าแตกต่างจากรหัสที่ฉันคิดว่าเรียกใช้โดยตรงจากแฟลช) ฉันไม่แน่ใจว่าสิ่งนี้ควรอยู่ที่นี่หรือบน Stack Overflow โปรดแจ้งให้เราทราบว่าควรย้ายสิ่งนี้หรือไม่แม้ว่าฉันค่อนข้างแน่ใจว่าฮาร์ดแวร์มีบทบาทในเรื่องนั้น ปรับปรุง ฉันควรชี้ให้เห็นว่าฉันสนใจกลไกที่แท้จริงที่อยู่เบื้องหลังความเสียหายของหน่วยความจำ (มันเป็นผลมาจากการที่ SP พลิก -> นั้นขึ้นอยู่กับการจับคู่หน่วยความจำของ uC เป็นต้น) หรือไม่?

12 microcontroller  memory  cpu  ram 

บนไมโครโปรเซสเซอร์ที่มีการจัดการ TLB ฮาร์ดแวร์ (พูด Intel x86-64) หาก TLB miss เกิดขึ้นและโปรเซสเซอร์กำลังเดินตารางหน้าหน่วยความจำเหล่านี้ (ชิป) เข้าถึงการเข้าถึงลำดับชั้นแคช (L1, L2 เป็นต้น) )?

12 memory  cpu  cache 

การอธิบายคำถามเพิ่มเติมฉันเห็นภาพตายบางส่วนที่ใช้ Cortex-M0 พร้อมBluetooth LEและอื่น ๆ ขึ้นอยู่กับการทำงานของชิปและปรากฏขึ้นเช่นนี้ (nRF51822): ในขณะที่ซีพียูรุ่นเก่าฉันไม่เห็นการใช้ลอจิกแบบ "เลือน" แบบดิจิตอลมากเช่นนี้ (AMD386): หลังจาก googling ไปนิดหน่อยดูเหมือนว่าการใช้งาน ARM ในทุกวันนี้จะถูกสร้างขึ้นด้วยเซลล์มาตรฐาน (การสร้างรูปร่างอสัณฐานบนตัวแม่พิมพ์) ดังนั้นฉันสามารถพูดได้ว่าการดำเนินการ "เลือน" ในภาพแรกคือ Cortex เอง ฉันเข้าใจว่ารูปร่างปกติทั้งหมดอาจเป็นความทรงจำและชิ้นส่วน "วาดด้วยมือ" ทั้งหมดเป็นแบบอะนาล็อก ดังนั้นฉันจึงสงสัยว่าในอดีตผู้ออกแบบอะนาล็อกจะใช้ชิ้นส่วนดิจิตอลภายใต้คำแนะนำของพวกดิจิตอลที่กำหนดสถาปัตยกรรม ฉันกำลังคิดถึงอะไร

11 arm  cpu  semiconductors  die 

CPU จะไม่รองรับสแต็กได้อย่างไร สถาปัตยกรรมใด ๆ ที่ใช้รูทีนย่อย (ฉันค่อนข้างแน่ใจว่าเป็นสถาปัตยกรรมทั้งหมด) ต้องผลักที่อยู่ผู้ส่งกลับไปยังสแต็กเพื่อให้สามารถกลับไปยังที่ที่เรียกว่ารูทีนย่อยได้ สแต็คหมายถึงส่วนของหน่วยความจำที่มีตัวชี้ที่เติบโตในทิศทางที่แน่นอนและทำหน้าที่เป็นโครงสร้างข้อมูลสแต็กไม่ใช่หรือ? ฉันแค่ไม่เข้าใจว่าสถาปัตยกรรมไม่สามารถรองรับสแต็กได้อย่างไร หน่วยเก็บข้อมูลหน่วยความจำอัตโนมัติ (ตัวแปรอัตโนมัติเทียบกับตัวแปรคงที่) กำหนดโดยคอมไพเลอร์กับสถาปัตยกรรมฮาร์ดแวร์อย่างไร

11 cpu  computer-architecture  stack 

ฉันดูเหมือนจะไม่เข้าใจสิ่งนี้ความแตกต่างระหว่างซูเปอร์คาร์และโปรเซสเซอร์มัลติคอร์คืออะไร? ฉันผสมพวกมันต่อไปดังนั้นประเด็นง่ายๆที่พวกเขาทำจะยอดเยี่ยม

11 cpu 

ฉบับย่อ:ฉันจะสร้างตัวคูณแบบแอนะล็อกที่รับอินพุต DC แบบอะนาล็อกสองตัวได้อย่างไร รุ่นยาว: ผมได้แสดงความคิดเห็นแนะนำวิดีโอเบนเสพสำหรับคำถามอื่นในขณะที่ทำเพื่อฉันสิ้นสุดขึ้นมาดูบางตัวเอง (อีกครั้ง) และความคิดกับตัวเองว่า " อืมม ... ผมสงสัยว่ามันจะง่ายขึ้นที่จะทำให้บางส่วนอนาล็อกหมดจด " บัสอาจเป็นเพียงสายเดียวที่ระดับแรงดันไฟฟ้าที่แตกต่างกันในภายหลังจะถูกแปลงเป็นบิตด้วย ADC เพิ่งล้อเล่นไปนิดหน่อยฉันมาไกลขนาดนี้ซึ่งทางทฤษฎีสามารถคำนวณตัวเลขฟีโบนักชี: รูปที่ 1 ตัวอย่างเล็ก ๆ ของคอมพิวเตอร์ไฮบริดที่คำนวณตัวเลขฟีโบนักชีครั้งแรก ลิงก์ไปยังโปรแกรมจำลอง ใน gif ด้านบนฉันออกจากช่วงแรงดันเพื่อให้ง่ายต่อการดูตัวเลข fibonacci ในความเป็นจริงฉันจะใช้ 250 mV = binary 1 (LSB ที่ "set values") แล้วปล่อยให้มันแพร่กระจายผ่าน DRAM ที่เก็บ 4 บิตต่อตัวเก็บประจุ ส่วนที่สำคัญในการดูใน gif คือเอาต์พุตของ op-amp ทางด้านขวาของข้อความ "a + b" จะแสดงหมายเลข Fibonacci …

10 analog  cpu  multiplier 

ฉันคิดว่าฉันกำลังมองหาคำตอบสำหรับคำถามเรื่องไม่สำคัญ ฉันพยายามที่จะเข้าใจว่าทำไม MIPS Architecture จึงใช้ค่า "ศูนย์" ที่ชัดเจนในการลงทะเบียนเมื่อคุณสามารถบรรลุสิ่งเดียวกันโดยเพียงแค่ XOR'ing การลงทะเบียนใด ๆ กับตัวเอง อาจกล่าวได้ว่าการดำเนินการเสร็จแล้วสำหรับคุณ อย่างไรก็ตามฉันไม่สามารถจินตนาการถึงสถานการณ์ที่คุณจะใช้ค่า "ศูนย์" จำนวนมากได้ ฉันอ่านเอกสารต้นฉบับของ Hennessey และมันแค่กำหนดค่าศูนย์ให้เป็นเรื่องจริงโดยไม่มีเหตุผลจริงใด ๆ เหตุผลเชิงตรรกะที่มีการกำหนดเลขฐานสองแบบฮาร์ดโค้ดเป็นศูนย์หรือไม่? ปรับปรุง: ใน 8k ของปฏิบัติการจาก xc32-gcc สำหรับแกน MIPS ใน PIC32MZ ฉันมีอินสแตนซ์เดียวของ "ศูนย์" add t3,t1,zero คำตอบที่แท้จริง: ฉันได้รับรางวัลสำหรับผู้ที่มีข้อมูลเกี่ยวกับ MIPS และรหัสเงื่อนไข คำตอบนั้นอยู่ในโครงสร้างของ MIPS สำหรับเงื่อนไขต่างๆ แม้ว่าในตอนแรกฉันไม่ต้องการกำหนดเวลาให้กับเรื่องนี้ แต่ฉันได้ตรวจสอบสถาปัตยกรรมสำหรับopensparc , MIPS-Vและ OpenPOWER (เอกสารนี้เป็นภายใน) และนี่คือผลสรุป การลงทะเบียน R0 จำเป็นสำหรับการเปรียบเทียบสาขาเนื่องจากสถาปัตยกรรมของไปป์ไลน์ …

10 cpu  computer-architecture  mips 

ฉันพยายามค้นหาเอกสารอย่างเป็นทางการเกี่ยวกับบรรจุภัณฑ์ของ CPU ของ Intel ที่ทันสมัยเพื่อเรียนรู้เกี่ยวกับการสร้างชิป CPU แต่คำอธิบายนั้นค่อนข้างพื้นฐานและแหล่งที่ไม่เป็นทางการนั้นแตกต่างกันไปไม่ว่าจะเป็นแผ่นโลหะที่อยู่ด้านหลังแผ่นกระจายความร้อนเป็นแพคเกจแม่พิมพ์หรือแผ่นซิลิกอนจริง ฉันคาดว่าจะพบว่าแผ่นโลหะนั้นเป็นเหมือนส่วนต่อประสานโลหะของแพ็คเกจทรานซิสเตอร์ TO-220 เนื่องจากฉันเดาว่า <1 มม. ซิลิคอนวาฟเฟิลนั้นค่อนข้างบอบบางด้วยตัวเอง ฉันต้องการค้นหาแหล่งข้อมูลที่เป็นทางการเนื่องจากมีความคิดเห็นมากมายที่แตกต่างกันออกไป

10 cpu  packages 

อย่างที่เราทราบกันดีว่าซีพียูนั้นมีทรานซิสเตอร์นับพันล้านตัวในภาพย่อเดียวจะเกิดอะไรขึ้นถ้าทรานซิสเตอร์ตัวใดตัวหนึ่งแตก? CPU มีกลไกการกู้คืนอัตโนมัติหรือไม่?

10 transistors  cpu 

การใช้พลังงานทั้งหมดของ CPU อยู่ที่ไหน พลังทั้งหมดที่ CPU ของพีซีได้รับเปลี่ยนไปเป็นความร้อนหรือไม่ หรือว่ามันถูกเปลี่ยนเป็นความร้อนส่วนหนึ่งและเป็นพลังงานชนิดอื่นบ้าง?

9 power  cpu  energy 

ฉันสามารถเข้าใจได้อย่างง่ายดายว่า. bss และรหัสมีการเป็นตัวแทนทางกายภาพในโปรเซสเซอร์ซึ่งมีหน่วยความจำธนาคารสำหรับคำแนะนำที่เคาน์เตอร์โปรแกรมสามารถนับได้และ bss (สัญลักษณ์เริ่มต้นบล็อก) เป็นเพียงข้อมูลทั่วโลก แต่มีสแต็กสำหรับตัวแปรโลคัลและฮีปสำหรับหน่วยความจำแบบไดนามิก สิ่งเหล่านี้เกิดขึ้นบนวงจรได้อย่างไร

9 programming  cpu