คำถามติดแท็ก dram

1
ความแตกต่างที่แม่นยำระหว่างกระบวนการ DRAM และ CMOS
มีคำถามสองสามข้อที่พูดถึงความแตกต่างระหว่างกระบวนการ CMOS มาตรฐานและการผลิต DRAM: เหตุใดไมโครคอนโทรลเลอร์จึงมี RAM น้อยมาก พวกเขารวมตรรกะในกระบวนการ DRAM ในขณะที่ผลิต SDRAM อย่างไร ความแตกต่างอะไรกันแน่หรือนี่เป็นความลับทางการค้าโดยสิ้นเชิง? ฉันต้องการคำตอบโดยละเอียดสำหรับคนที่มีความเข้าใจระดับสูงโดยทั่วไปเกี่ยวกับกระบวนการพิมพ์หิน
10 cmos  vlsi  dram 

1
DRAM ระเหยอย่างไรกับตัวเก็บประจุ
มีบางสิ่งที่ฉันเข้าใจ: DRAM จัดเก็บข้อมูลแต่ละบิตไปยังตัวเก็บประจุขนาดเล็กที่มีความแตกต่างที่เป็นไปได้ เว้นแต่ว่าตัวเก็บประจุจะเชื่อมต่อกับจุดสิ้นสุดแรงดันไฟฟ้าต่ำความแตกต่างที่อาจเกิดขึ้นควรจะยังคงเหมือนเดิม ทำไมเราต้องรีเฟรชความต่างศักย์ที่เก็บไว้ในตัวเก็บประจุใน DRAM หรือ ทำไมตัวเก็บประจุถึงเสียประจุใน DRAM และอย่างไร (ตัวเก็บประจุเชื่อมต่อกับแรงดันไฟฟ้าต่ำสิ้นสุดหรือไม่?) ตัวเก็บประจุไม่ควรเกี่ยวข้องกับความแตกต่างที่เป็นไปได้และ DRAM ควรทำงานเหมือนหน่วยความจำแบบไม่ลบเลือนเพราะสิ่งนี้? ปรับปรุง: นอกจากนี้หากคุณสามารถตอบประเด็นที่ Harry Svensson กล่าวไว้ในความคิดเห็น: ทำไมตัวเก็บประจุใน DRAM จำเป็นต้องได้รับการปรับปรุง แต่ตัวเก็บประจุในประตูใน FPGA แบบอะนาล็อกยังคงเก็บประจุของมันอยู่

3
ฉันจะใช้คอนโทรลเลอร์ DRAM แบบอะซิงโครนัสอย่างง่าย ๆ ได้อย่างไร?
ฉันต้องการทราบวิธีสร้างตัวควบคุม DRAM แบบอะซิงโครนัสแบบกระดูกเปลือย ฉันมีโมดูล DRAM ขนาด 70 เมกะไบต์ 1 SIMM 70ns DRAM (1Mx9 with parity) ที่ฉันต้องการใช้ในโครงการคอมพิวเตอร์ย้อนยุคในโฮมบรูว์ น่าเสียดายที่ไม่มีแผ่นข้อมูลสำหรับพวกเขาดังนั้นฉันไปจากซีเมนส์ HYM 91000S-70และ"การทำความเข้าใจกับการทำงานของ DRAM"โดย IBM อินเทอร์เฟซพื้นฐานที่ฉันต้องการจะทำคือ / CS: in, เลือกชิป R / W: in, อ่าน / ไม่เขียน RDY: ออกสูงเมื่อข้อมูลพร้อม D: เข้า / ออกบัสข้อมูล 8 บิต A: ในบัส 20 บิตที่อยู่ รีเฟรชดูเหมือนตรงไปตรงมาด้วยหลายวิธีที่จะทำให้ถูกต้อง ฉันควรจะทำการกระจาย (interleaved) RAS-only refresh …
9 memory  timing  dram  7400 

1
อัตราผลตอบแทนใน DRAM และกระบวนการซ้ำซ้อนอื่น ๆ
ตอนนี้ฉันกำลังเขียนวรรณคดีวิศวกรรมไฟฟ้าเกี่ยวกับกลยุทธ์ที่ใช้ในการผลิตระบบที่ซับซ้อนสูง แต่ก็มีความเปราะบางอย่างเช่น DRAM ที่คุณมีส่วนประกอบหลายล้านชิ้นและความล้มเหลวเพียงครั้งเดียวอาจทำให้ระบบทั้งหมดล้มเหลว . ดูเหมือนว่ากลยุทธ์ทั่วไปที่ใช้คือการผลิตระบบที่มีขนาดใหญ่กว่าและจากนั้นการปิดใช้งานการเลือกแถว / คอลัมน์ที่เสียหายโดยใช้ฟิวส์ที่ตั้งค่าได้ ฉันได้อ่าน [1] ว่า (ตั้งแต่ปี 2008) ไม่มีโมดูล DRAM หลุดออกมาจากการทำงานของสายและสำหรับโมดูล 1GB DDR3 พร้อมด้วยเทคโนโลยีการซ่อมแซมทั้งหมดที่วางไว้อัตราผลตอบแทนโดยรวมจะอยู่ที่ประมาณ 0% ถึงประมาณ 70% . นั่นเป็นเพียงจุดข้อมูลเดียว สิ่งที่ฉันสงสัยคือเป็นสิ่งที่โฆษณาในฟิลด์นี้หรือไม่ มีแหล่งข้อมูลที่ดีสำหรับพูดคุยเกี่ยวกับการปรับปรุงผลผลิตเมื่อเทียบกับ SOA หรือไม่? ฉันมีแหล่งที่มาเช่นนี้ [2] ซึ่งทำงานได้ดีในการพูดคุยเรื่องผลตอบแทนจากการให้เหตุผลหลักแรก แต่นั่นคือ 1991 และฉันจินตนาการ / หวังว่าตอนนี้สิ่งต่าง ๆ จะดีขึ้น นอกจากนี้การใช้แถว / คอลัมน์ซ้ำซ้อนยังคงใช้อยู่จนถึงทุกวันนี้หรือไม่? เทคโนโลยีความซ้ำซ้อนนี้จำเป็นต้องใช้พื้นที่บนบอร์ดมากเพียงใด ฉันยังได้ดูระบบแบบขนานอื่น ๆ เช่นจอแสดงผล TFT เพื่อนร่วมงานคนหนึ่งกล่าวว่าซัมซุงในเวลาหนึ่งพบว่ามีราคาถูกกว่าในการผลิตจอแสดงผลที่เสียและซ่อมแซมได้มากกว่าที่จะปรับปรุงกระบวนการของพวกเขาให้ได้ผลตอบแทนที่ยอมรับได้ อย่างไรก็ตามฉันยังไม่พบแหล่งที่ดีในเรื่องนี้ refs [1]: …
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.