คำถามติดแท็ก fpga

จากสิ่งที่ฉันเข้าใจกระบวนการของการเขียนโปรแกรม FPGA มีสองส่วนด้วยกัน: เข้ารหัสคำอธิบายฮาร์ดแวร์เป็นบิตที่ FPGA สามารถเข้าใจได้ (เช่นเขียน HDL บางส่วนและคอมไพล์แล้ว) โหลด HDL ที่คอมไพล์แล้วลงใน FPGA คำถามของฉันคือ: "FPGA ทำอะไรกับ HDL ที่คอมไพล์แล้ว" ในตอนนี้ฉันคิดว่า FPGAs เป็น "ฮาร์ดแวร์ mouldable" ซึ่งสามารถเชื่อมต่อสายไฟและประตูตรรกะกับสิ่งที่คุณต้องการ หนึ่งในสิ่งที่ดีคือความสามารถในการขึ้นรูปเป็นแบบถาวร: FPGA สามารถทำการ reprogrammed ได้ FPGAs ตีความ HDL ที่คอมไพล์แล้วอย่างไร การขึ้นรูปถาวรทำได้อย่างไร

13 fpga  hdl 

ฉันกำลังศึกษาแผนงานของคณะกรรมการพัฒนา FPGA ฉันสังเกตเห็นว่าหมุดจำนวนมากมีตัวเลขอยู่ระหว่างวงเล็บเหลี่ยม ฉันแนบภาพหน้าจอของส่วนหนึ่งของแผนงานโดยมีหมายเลขเหล่านี้วนเป็นสีเขียว นอกจากนี้ที่ด้านขวาของวงกลมสีเขียวจะมีหนึ่งหมุดที่มี [2,5] อยู่หน้าชื่อ ฉันอยากจะถามว่าคุณรู้ว่าพวกเขาหมายถึงอะไร

12 fpga  schematics 

ปิด คำถามนี้จะต้องมีมากขึ้นมุ่งเน้น ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้มุ่งเน้นที่ปัญหาเดียวโดยแก้ไขโพสต์นี้ ปิดให้บริการใน2 ปีที่ผ่านมา ความเข้าใจของฉันเกี่ยวกับทรัพย์สินทางปัญญา (IP) Cores คือพวกเขาเป็นรูปแบบวงจร FPGA หรือ ASIC ที่เฉพาะเจาะจงหรือการตั้งค่าโดยมีเจตนาที่จะขายเพื่อการใช้งานทั่วไป ซอฟท์เฟิร์มแวร์และฮาร์ดคอร์ไอพีคืออะไร

12 fpga  integrated-circuit  asic 

ฉันเข้าใจว่า บริษัท HW ที่จริงจังสามารถผลิตบอร์ดของตัวเองได้ แต่สิ่งที่เป็นข้อเสียของการใช้บอร์ดการพัฒนา 'ในการผลิต' คือการวางการ์ด PCIe ลงในเซิร์ฟเวอร์และทำการคำนวณกับมัน

12 fpga  development 

ปิด. คำถามนี้เป็นคำถามปิดหัวข้อ ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้เป็นหัวข้อสำหรับการแลกเปลี่ยนกองวิศวกรรมไฟฟ้า ปิดให้บริการใน4 ปีที่แล้ว ฉันต้องการเริ่มต้นด้วย FPGA แต่ฉันไม่เคยทำงานด้วยมาก่อน ฉันต้องการชุดคิทราคาถูก แต่ไม่รู้ว่าจะเริ่มจากตรงไหน ฉันสามารถหากระดานราคาถูกได้ แต่จากนั้นฉันก็ไม่สามารถรับข้อมูลเกี่ยวกับโปรแกรมเมอร์หรือคอมไพเลอร์ได้ดังนั้นฉันหวังว่าคุณจะช่วยได้ ฉันต้องการของจริงราคาถูก ($ 30- $ 40 สูงสุด) โดยเฉพาะอย่างยิ่งกับวิธีการเขียนโปรแกรมและการดีบัก (อาจเป็น JTAG?) ที่จะสามารถโปรแกรมโดยใช้ภาษาบางภาษาเช่น WinCUPL หรือ VHDL ฉันพบบอร์ด Diligent Cmod ที่มี Xilinx CPLDในเธรดอื่น แต่ฉันไม่สามารถหาวิธีที่ฉันจะตั้งโปรแกรม / ดีบัก (ซอฟต์แวร์และฮาร์ดแวร์เพิ่มเติมที่เกี่ยวข้อง)

12 fpga  vhdl  jtag 

ปิด. คำถามนี้เป็นคำถามปิดหัวข้อ ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้เป็นหัวข้อสำหรับการแลกเปลี่ยนกองวิศวกรรมไฟฟ้า ปิดให้บริการใน2 ปีที่ผ่านมา คุณต้องการแนะนำหนังสือเล่มใดให้เริ่มต้นกับ FPGA และ VHDL แก้ไข ฉันสังเกตว่าหนังสือบางเล่มที่แนะนำมีอายุย้อนกลับไปตั้งแต่ปี 1996 ฉันสามารถจินตนาการได้ว่าอุปกรณ์ที่อ้างถึงนั้นจะล้าสมัยอย่างจริงจัง แต่ VHDL ก็มีวิวัฒนาการเช่นกันเช่นกัน?

12 fpga  books  vhdl 

ฉันกำลังทำงานกับ Super OSD - โครงการที่แสดงผลบนหน้าจอ http://code.google.com/p/super-osdมีรายละเอียดทั้งหมด ในขณะนี้ฉันใช้ dsPIC MCU เพื่อทำงาน นี่คือ DSP ที่ทรงพลังมาก (40 MIPS @ 80 MHz, การดำเนินงานแบบวงจรเดียวสามรอบและหน่วย MAC) และที่สำคัญมันมาในแพ็คเกจ DIP (เพราะฉันใช้ breadboard เพื่อสร้างต้นแบบ) ฉัน ' m ได้รับประสิทธิภาพการทำงานแทบทุกครั้งในขณะที่ใช้ OSD - ชิปมีประมาณ 200ns หรือ 10 รอบต่อพิกเซลบนสเตจเอาท์พุทดังนั้นโค้ดจะต้องมีการปรับให้เหมาะสมที่สุดในส่วนนี้ (ด้วยเหตุนี้มันจะถูกเขียนด้วยเสมอ การชุมนุม.) ตอนนี้ฉันกำลังพิจารณาใช้ FPGA สำหรับสิ่งนี้เพราะเนื่องจากสถาปัตยกรรมแบบขนานของชิปดังกล่าวจึงเป็นไปได้ที่จะมีโปรแกรมลอจิกแบบง่าย ๆ ที่ใช้งาน OSD สิ่งที่ต้องการวาดเส้นและรหัสอัลกอริทึมจะจัดการโดย MCU แต่เอาท์พุทที่แท้จริงจะทำกับ FPGA และสิ่งง่าย ๆ …

12 fpga  pic  microcontroller 

ฉันกำลังดูกระดานราคาถูกเพื่อเริ่มต้นและฉันสงสัยว่าฉันจะสามารถใส่แกน Picoblaze, LEON, S1 หรือ OpenRISC ในนั้นได้หรือไม่ มีวิธีใดบ้างที่จะบอก

12 fpga  picoblaze 

ฉันทำงานกับการออกแบบ FPGA ขนาดใหญ่และฉันอยู่ใกล้กับขีด จำกัด ทรัพยากรของ FPGA ที่ฉันใช้อยู่ในปัจจุบัน Xilinx LX16 ในแพ็คเกจ CSG225 การออกแบบก็เกือบจะเสร็จสมบูรณ์แล้วอย่างไรก็ตามในขณะนี้จะไม่เหมาะกับ FPGA อีกต่อไป ฉันสามารถปิดส่วนต่าง ๆ เพื่อให้มันเข้ากันได้ แต่ฉันต้องลดการใช้ทรัพยากรเพื่อที่จะทำให้การออกแบบเสร็จสมบูรณ์และมีความต้องการด้านเวลาและขนาด ฉันต้องการทราบว่ามีเครื่องมือใดรายงานของเราที่สามารถช่วยฉันระบุว่าส่วนใดของการออกแบบของฉันใช้ทรัพยากรมากที่สุด การออกแบบของฉันไม่ได้ถูกแบ่งพาร์ติชันและแยกเป็นโมดูล VHDL มากกว่าหนึ่งโหลขึ้นไป รายงานจังหวะเวลาของ Xilinx นั้นยอดเยี่ยม แต่ตอนนี้ฉันต้องรู้ว่าฉันจะหาเงินได้ดีที่สุดในแง่ของการประหยัดพื้นที่ ฉันยังมีเวลายากที่จะบอกว่าชนิดของทรัพยากรที่ฉันหมดหรือสิ่งที่มีผลต่อทรัพยากรเหล่านั้น สิ่งที่น่ารำคาญอีกอย่างก็คือเมื่อการออกแบบมีขนาดใหญ่ขึ้นส่วนประกอบที่ใช้ในการกำหนดเวลาเริ่มล้มเหลวเนื่องจากการวางไม่เหมาะสม ปัจจุบันฉันใช้รายงานช่วงเวลา Post-Place และ Route Static และฉันใช้ SmartXplorer ฉันใช้กลยุทธ์การออกแบบเพื่อปรับให้เหมาะกับเวลา หลังจากปิดส่วนหนึ่งของการออกแบบของฉันเพื่อให้พอดีกับผลลัพธ์ต่อไปนี้คือบางส่วน: การใช้การลงทะเบียน slice: 42% การใช้ LUT จำนวน 96% ของคู่ LUT-FF ที่ใช้งานอย่างเต็มรูปแบบ: 38% นี่หมายความว่าฉันเบาในการลงทะเบียน มีเครื่องมือที่ช่วยให้นักพัฒนาเพิ่มประสิทธิภาพสำหรับพื้นที่หรืออย่างน้อยก็ให้ข้อมูลเชิงลึกเพิ่มเติมเกี่ยวกับรหัสของพวกเขา? …

11 fpga  vhdl  xilinx  spartan  optimization 

ในกระทู้ความคิดเห็นเกี่ยวกับคำตอบสำหรับคำถามนี้: เอาต์พุตผิดใน VHDL เอนทิตีมันถูกระบุไว้: "ด้วยจำนวนเต็มคุณไม่สามารถควบคุมหรือเข้าถึงการเป็นตัวแทนตรรกะภายในใน FPGA ในขณะที่ SLV ช่วยให้คุณสามารถใช้เทคนิคเช่นการใช้โซ่ได้อย่างมีประสิทธิภาพ" ดังนั้นในสถานการณ์ใดบ้างที่คุณพบว่า neater to code โดยใช้เวกเตอร์ของการแสดงบิตมากกว่าการใช้จำนวนเต็มเพื่อเข้าถึงการเป็นตัวแทนภายใน และคุณได้ประโยชน์อะไรจากการวัด (ในแง่ของพื้นที่ชิปความถี่สัญญาณนาฬิกาความล่าช้าหรืออย่างอื่น)

11 fpga  vhdl 

ฉันกำลังพิจารณาอัปเกรด FPGAs ในผลิตภัณฑ์ของฉันจาก Spartan3A-200s ขนาดเล็กเป็น Spartan6s ต่ำถึงกลาง Spartan6s นั้นถูกกว่าจริง ๆ และฉันเพิ่งจะโตเกิน 200 ดูเหมือนว่ามันจะเป็นความผิดพลาดในการออกแบบใน Spartan3A อีกจุดในตอนนี้ ผลิตภัณฑ์ของฉัน (เกี่ยวข้องกับบ่อน้ำมัน) จัดส่งได้ทุกที่ ดังนั้นฉันไม่ต้องการทำผิดพลาดครั้งใหญ่เช่นใส่เทคโนโลยีควบคุมไว้ในการออกแบบครั้งต่อไป FPGAs เหล่านี้ใช้เทคโนโลยีที่ทันสมัยที่สุดเมื่อไม่กี่ปีที่ผ่านมา ฉันจำได้ว่าโปรเซสเซอร์บางตัวเมื่อถูก จำกัด การส่งออกดังนั้นฉันกังวลว่า Spartan6s อาจถูก จำกัด ด้วยวิธีใดวิธีหนึ่ง ฉันค้นหาข้อมูลเกี่ยวกับสิ่งที่ FPGAs หรือส่วนประกอบโดยทั่วไปครอบคลุมโดยข้อ จำกัด การส่งออกเช่น ITAR โดยไม่ต้องเปลี่ยนอะไรที่ชัดเจน ดูเหมือนว่าจะใช้ได้กับชิปที่ติดตั้งบนอวกาศเท่านั้น (มันถูกกล่าวถึงเสมอในบริบทนั้น) ฉันควรจะบอกว่ามีอะไรที่ดีในการส่งออก?

11 fpga 

ฉันกำลังออกแบบวงจรและ PCB สำหรับขับ 7 DAC จาก FPGA (DAC คือAD9762 ) เป็นไปได้ไหมที่จะขับเคลื่อนอินพุตนาฬิกาบนทั้ง 7 DAC ที่มีเอาต์พุตนาฬิกาเดียว (จากขาออก PLL) ของ FPGA หรือว่าเป็นสูตรสำหรับภัยพิบัติ? มันจะเป็นนาฬิกาสิ้นสุดวันเดียวที่มีค่าสูงสุด ความถี่ 125 MHz หรือฉันควรใช้บัฟเฟอร์นาฬิกาเพื่อบัฟเฟอร์นาฬิกาก่อนแต่ละอินพุตนาฬิกา DAC ถ้าเป็นเช่นนี้เป็นบัฟเฟอร์นาฬิกาที่ดีหรือไม่? ( NB3N551 ) มีดีกว่าที่ฉันสามารถใช้ได้หรือไม่ แก้ไข:ขออภัยฉันควรกล่าวถึง: DAC ทั้งหมดจะอยู่บน PCB ขนาด 5 "x5" ที่เชื่อมต่อผ่านสายริบบิ้นสั้น ๆ (ไม่กี่นิ้ว) ไปยังบอร์ด FPGA แก้ไข 2:ถ้าฉันสามารถใช้ถ้อยคำใหม่คำถาม: ถ้าฉันสามารถจ่ายห้องและค่าใช้จ่ายของบัฟเฟอร์นาฬิกามีเชิงลบที่อาจเกิดขึ้น? หรือว่าเป็นวิธีที่ปลอดภัยในการทำเช่นนี้?

11 pcb  fpga  digital-logic  analog  clock 

ปิด. คำถามนี้เป็นคำถามปิดหัวข้อ ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้เป็นหัวข้อสำหรับการแลกเปลี่ยนกองวิศวกรรมไฟฟ้า ปิดเมื่อปีที่แล้ว นี่คือการมองครั้งแรกของฉันใน FPGA แต่มีพื้นฐานอย่างหนักในการพัฒนาซอฟต์แวร์ ต้องการซื้อบอร์ดเพื่อเรียนรู้ด้วย แต่ท้ายที่สุดก็สามารถใช้คอมพิวเตอร์ Z80 สไตล์ต้นปี 80 (คิดว่ารุ่น TRS80 ที่ฉันพูด) ฉันเคยดู Spartan 3E และ Spartan 6 บอร์ด แต่ไม่แน่ใจในความแตกต่างของประสิทธิภาพ / ความจุ สิ่งที่ฉันคิดคืออะไร: มีที่ว่างเพียงพอสำหรับ: จำลอง Z80 โดยใช้ opencores T80 softcore อุปกรณ์ต่อพ่วงจำลองบนตัวเครื่องเช่นตัวควบคุมวิดีโอตัวควบคุมเสียง (1 บิตง่าย) ตัวควบคุมฟลอปปี้ บางทีตัวควบคุม picoblaze สองตัวใช้ปุ่มออนบอร์ดสำหรับการเลือกภาพฟลอปปี้ ฯลฯ ... ตัวเชื่อมต่อ VGA (16 สีน่าจะพอเพียง 256 โบนัส) …

11 fpga  picoblaze 

ล็อคแล้ว คำถามและคำตอบของคำถามนี้ถูกล็อคเนื่องจากคำถามอยู่นอกหัวข้อ แต่มีความสำคัญทางประวัติศาสตร์ ขณะนี้ไม่ยอมรับคำตอบหรือการโต้ตอบใหม่ ฉันอยู่ห่างออกไปสองสัปดาห์จากการทำหลักสูตรการออกแบบลอจิกดิจิตอลวิทยาลัยครั้งแรกของฉันและเห็นได้ชัดว่าจะไม่มีโครงการสุดท้าย - แค่การสอบครั้งสุดท้ายที่น่าเบื่อ ดังนั้นนักเรียนที่อยากรู้อยากเห็นจะทำอย่างไรฉันจึงตรวจสอบว่า FPGA คืออะไรจริง ๆ และสิ่งที่ฉันเป็นช้อนป้อนในชั้นเรียน และฉันตัดสินใจที่จะทำโครงการ FPGA ง่าย ๆ ฉันใช้ Basys2 Spartan-3E FPGA และฉันคุ้นเคยกับตรรกะดิจิทัลและใช้ ISE เพื่อผลักประตูลอจิกรอบ ๆ แต่ฉันไม่รู้ VHDL / Verilog (ฉันแน่ใจว่าฉันสามารถหยิบมันขึ้นมาได้อย่างง่ายดาย) ไม่มีใครมีแนวคิดโครงการใด ๆ สำหรับผู้เริ่มต้นหรือไม่? ฉันสาธิตการทดลองหลายครั้ง แต่ก็ไม่แฟนซีเกินไป

11 fpga  design  vhdl  verilog 

ฉันพยายามเริ่มต้นกับ DSP ในกระดาน Spartan-3 ของฉัน ฉันทำบอร์ด AC97 โดยใช้ชิปจากมาเธอร์บอร์ดเก่าและจนถึงตอนนี้ฉันได้รับมาเพื่อทำ ADC คูณตัวอย่างด้วยตัวเลข <1 (ลดระดับเสียง) จากนั้น DAC ตอนนี้ฉันต้องการทำสิ่งพื้นฐาน DSP บางอย่างเช่นตัวกรอง low-pass, high-pass ฯลฯ แต่ฉันสับสนเกี่ยวกับการแสดงตัวเลข (จำนวนเต็ม? จำนวนคงที่จุดตรึง? Q0.15 ล้นหรืออิ่มตัว) ผมแค่อยากโค้ดบางตัวอย่างของจริงกรองง่ายที่จะรับฉันเริ่มต้น ไม่มีประสิทธิภาพสูงเร็วหรืออะไรอย่างนั้น เพียงแค่ใช้ตัวกรองตามทฤษฎีใน VHDL ฉันค้นหา แต่ฉันเพิ่งพบสูตรตามทฤษฎี - ฉันเข้าใจแล้วสิ่งที่ฉันไม่เข้าใจคือวิธีการประมวลผลตัวอย่างเสียงแบบ 48 บิตที่ได้รับการเซ็นชื่อแบบ 16 บิตที่ฉันได้รับจาก ADC ผมเคยใช้ห้องสมุดเหล่านี้: http://www.vhdl.org/fphdl/ ถ้าฉันคูณตัวอย่างด้วย 0.5, 0.25, ฯลฯ ฉันจะได้ยินความแตกต่าง แต่ตัวกรองที่ใหญ่ขึ้นทำให้ฉันมีเสียงรบกวน ขอบคุณ

11 fpga  vhdl  dsp  iir  fir