คำถามติดแท็ก spartan

นี่คือสิ่งที่ฉันรู้เกี่ยวกับ NPN BJTs (ทรานซิสเตอร์แบบสองขั้วทางแยก): ปัจจุบัน Base-Emitter ขยาย HFE ครั้งที่ Collector-Emitter ดังนั้น Ice = Ibe * HFE Vbeคือแรงดันไฟฟ้าระหว่าง Base-Emitter และเช่นเดียวกับ diode ใด ๆ มักจะอยู่ที่ประมาณ 0,65V Vecแม้ว่าฉันจะจำไม่ได้ ถ้าVbeต่ำกว่าเกณฑ์ขั้นต่ำสุดทรานซิสเตอร์จะเปิดขึ้นและไม่มีกระแสไฟผ่านหน้าสัมผัสใด ๆ (โอเคอาจจะมีกระแสรั่วไหลเล็กน้อย แต่ก็ไม่เกี่ยวข้องกัน) แต่ฉันยังมีคำถาม: ทรานซิสเตอร์ทำงานอย่างไรเมื่ออิ่มตัว ? เป็นไปได้หรือไม่ที่จะให้ทรานซิสเตอร์อยู่ในสถานะเปิดภายใต้เงื่อนไขอื่นที่ไม่ใช่Vbeต่ำกว่าขีด จำกัด ? นอกจากนี้อย่าลังเลที่จะชี้ให้เห็นข้อผิดพลาดใด ๆ ที่ฉันทำในคำถามนี้ คำถามที่เกี่ยวข้อง: ฉันไม่สนใจว่าทรานซิสเตอร์ทำงานอย่างไรฉันจะทำให้ทรานซิสเตอร์ทำงานได้อย่างไร

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

ฉันทำงานกับการออกแบบ FPGA ขนาดใหญ่และฉันอยู่ใกล้กับขีด จำกัด ทรัพยากรของ FPGA ที่ฉันใช้อยู่ในปัจจุบัน Xilinx LX16 ในแพ็คเกจ CSG225 การออกแบบก็เกือบจะเสร็จสมบูรณ์แล้วอย่างไรก็ตามในขณะนี้จะไม่เหมาะกับ FPGA อีกต่อไป ฉันสามารถปิดส่วนต่าง ๆ เพื่อให้มันเข้ากันได้ แต่ฉันต้องลดการใช้ทรัพยากรเพื่อที่จะทำให้การออกแบบเสร็จสมบูรณ์และมีความต้องการด้านเวลาและขนาด ฉันต้องการทราบว่ามีเครื่องมือใดรายงานของเราที่สามารถช่วยฉันระบุว่าส่วนใดของการออกแบบของฉันใช้ทรัพยากรมากที่สุด การออกแบบของฉันไม่ได้ถูกแบ่งพาร์ติชันและแยกเป็นโมดูล VHDL มากกว่าหนึ่งโหลขึ้นไป รายงานจังหวะเวลาของ Xilinx นั้นยอดเยี่ยม แต่ตอนนี้ฉันต้องรู้ว่าฉันจะหาเงินได้ดีที่สุดในแง่ของการประหยัดพื้นที่ ฉันยังมีเวลายากที่จะบอกว่าชนิดของทรัพยากรที่ฉันหมดหรือสิ่งที่มีผลต่อทรัพยากรเหล่านั้น สิ่งที่น่ารำคาญอีกอย่างก็คือเมื่อการออกแบบมีขนาดใหญ่ขึ้นส่วนประกอบที่ใช้ในการกำหนดเวลาเริ่มล้มเหลวเนื่องจากการวางไม่เหมาะสม ปัจจุบันฉันใช้รายงานช่วงเวลา Post-Place และ Route Static และฉันใช้ SmartXplorer ฉันใช้กลยุทธ์การออกแบบเพื่อปรับให้เหมาะกับเวลา หลังจากปิดส่วนหนึ่งของการออกแบบของฉันเพื่อให้พอดีกับผลลัพธ์ต่อไปนี้คือบางส่วน: การใช้การลงทะเบียน slice: 42% การใช้ LUT จำนวน 96% ของคู่ LUT-FF ที่ใช้งานอย่างเต็มรูปแบบ: 38% นี่หมายความว่าฉันเบาในการลงทะเบียน มีเครื่องมือที่ช่วยให้นักพัฒนาเพิ่มประสิทธิภาพสำหรับพื้นที่หรืออย่างน้อยก็ให้ข้อมูลเชิงลึกเพิ่มเติมเกี่ยวกับรหัสของพวกเขา? …

11 fpga  vhdl  xilinx  spartan  optimization 

อย่างนี้เป็นความต่อเนื่องของคำถามของฉันบน FPGA กว่าที่นี่ ในที่สุดฉันก็เลือกDigilent Atlysกับ Spartan 6 FPGA ฉันไม่เคยมีประสบการณ์เกี่ยวกับ FPGA มาก่อนถึงแม้ว่าฉันจะทำงานกับไมโครคอนโทรลเลอร์จำนวนหนึ่ง ฉันใช้เวลาสองสามวันในการอ่านแผ่นข้อมูลของ FPGA และฉันคิดว่ามันจะเป็นทางเลือกที่ดีในการเริ่มต้นกับ Verilog ฉันไม่สามารถหาตัวอย่างรหัสใด ๆ และแม้กระทั่งแผ่นข้อมูลที่ไม่เป็นมือใหม่ ฉันต้องการทำบางอย่างของการเขียนโปรแกรมการจำลองการสังเคราะห์และนี่คือสิ่งที่ฉันต้องการจะทำ สร้างความถี่คี่พูด 54Mhz จาก FPGA (มันทำงานบนนาฬิกา 100Mhz) และกำหนดเส้นทางไปยังหนึ่งในหมุด ฉันอาจจะต้องใช้ DCM หรือ PLL สำหรับเรื่องนี้ แต่ไม่รู้จะเริ่มต้นอย่างไรที่นี่? ติดตั้ง I2C อ่านเขียนจาก FPGA สิ่งที่ฉันกำลังมองหาคือการอ้างอิงอาจเป็นหนังสือออนไลน์หรือหนังสือที่ให้รหัสตัวอย่างและคำอธิบายของส่วนประกอบฮาร์ดแวร์แต่ละรายการที่มีอยู่ใน FPGA เช่น DCM ชิ้นส่วนของ clb เป็นต้น ฉันเดาว่าควรเริ่มต้นให้ฉันเข้าสู่โลกของ FPGA

11 fpga  xilinx  spartan 

ฉันมี JTAG chain ที่เชื่อมต่อ FPGA Spartan 6 FPGA จำนวน 4 ตัวที่ฉันตั้งโปรแกรมโดยใช้ ISE iMPACT ซอฟต์แวร์สามารถตั้งโปรแกรมชุดย่อย FPGA ที่เข้มงวดจำนวน 4 ชุดในแถวได้ตามลำดับและในลำดับใดก็ได้ อย่างไรก็ตามเมื่อฉันพยายามตั้งโปรแกรมFPGA ทั้งสี่ขา DONE ของ FPGA ล่าสุดไม่สูงและการเขียนโปรแกรมล้มเหลว สิ่งที่อาจทำให้เกิดพฤติกรรมที่แปลกประหลาดนี้? หมายเหตุ: หลังจากเขียนโปรแกรม FPGA สามตัวบิต INIT_B ของการลงทะเบียนสถานะสำหรับ FPGA ที่สี่คือ 0 แม้ว่าขา INIT_B จะสูง ก่อนที่จะตั้งโปรแกรม FPGA ตัวที่สามบิตนั้นคือ 1 นี่เป็นการแนะนำ FPGA ตัวที่สี่ที่ล็อคไว้ เมื่อตั้งโปรแกรมด้วย SelectMap ฉันสามารถตั้งโปรแกรม FPGA ทั้งสี่ตัวได้โดยไม่มีปัญหา เมื่อฉันตั้งโปรแกรม …

9 fpga  jtag  spartan