คำถามติดแท็ก digital-logic

ฉันต้องออกแบบเครื่องสถานะโดยใช้เพียงประตู NAND สำหรับส่วน combinatorial และ D flip flops สำหรับตรรกะตามลำดับ ทุกอย่างควรทำงานด้วยนาฬิกา 1 กิกะเฮิร์ตซ์ / 53 ตอนนี้ก่อนที่คุณจะทำร้ายฉันด้วย "เราจะไม่ทำการบ้านให้คุณ" ให้ฉันบอกคุณว่าฉันทิ้งทุกอย่างหลังจากการทำงานมาหลายวันและเริ่มทำทุกอย่างอย่างจริงจังมากขึ้น ฉันต้องการทำสิ่งนี้ด้วยตัวเอง แต่ฉันได้รับสัญญาณที่ไม่ได้กำหนดแบบสุ่มตลอดเวลาในส่วนที่ง่ายที่สุดของโครงการและมันน่าหงุดหงิด ตกลงก่อนอื่นเลยฉันมีกลไกสถานะและตารางความจริงที่ฉันทำเพื่อมันในภาพต่อไปนี้: สิ่งต่อไปคือ kmaps: ตั้งแต่ D flip flops D = Q + การเดินสายของตรรกะ combinatorial (เมื่อฉันสร้างมันเป็นบล็อกที่เรียบง่าย) ไม่ควรยากเกินไป แต่ปัญหาแรกของฉันเกิดขึ้นในม้านั่งทดสอบสำหรับ Q3 + ขอผมใส่ที่นี่เพื่อทำให้ข้อมูลง่ายขึ้นด้วยแผนภาพที่รวดเร็วที่ผมรวบรวมไว้สำหรับ Q3 +: ต่อมาในโพสต์คุณจะเห็นว่าใน VHDL จริง ๆ แล้วฉันตั้งชื่ออินพุตใน 1Q3plus ถึง in11Q3plus (11 อินพุต) …

11 digital-logic  vhdl  modelsim 

เหตุใดจึงใช้อินเวอร์เตอร์แบบเรียงซ้อนในมัลติเพล็กเซอร์เมื่อเป็นไปได้ที่จะรับรู้วงจรโดยใช้อินเวอร์เตอร์เดียว

11 digital-logic  integrated-circuit  multiplexer  inverter 

ฉันได้อ่านบทความวิกิพีเดียตรรกะสามรัฐแต่ยังไม่ชัดเจนพอ อะไรคือคำอธิบายที่ง่ายกว่าสำหรับวงจรสามสถานะคืออะไร? เราจะใช้เมื่อไหร่และที่ไหน CMOS ทำอะไรกับวงจรสามสถานะ

11 digital-logic 

ฉันกำลังออกแบบวงจรและ PCB สำหรับขับ 7 DAC จาก FPGA (DAC คือAD9762 ) เป็นไปได้ไหมที่จะขับเคลื่อนอินพุตนาฬิกาบนทั้ง 7 DAC ที่มีเอาต์พุตนาฬิกาเดียว (จากขาออก PLL) ของ FPGA หรือว่าเป็นสูตรสำหรับภัยพิบัติ? มันจะเป็นนาฬิกาสิ้นสุดวันเดียวที่มีค่าสูงสุด ความถี่ 125 MHz หรือฉันควรใช้บัฟเฟอร์นาฬิกาเพื่อบัฟเฟอร์นาฬิกาก่อนแต่ละอินพุตนาฬิกา DAC ถ้าเป็นเช่นนี้เป็นบัฟเฟอร์นาฬิกาที่ดีหรือไม่? ( NB3N551 ) มีดีกว่าที่ฉันสามารถใช้ได้หรือไม่ แก้ไข:ขออภัยฉันควรกล่าวถึง: DAC ทั้งหมดจะอยู่บน PCB ขนาด 5 "x5" ที่เชื่อมต่อผ่านสายริบบิ้นสั้น ๆ (ไม่กี่นิ้ว) ไปยังบอร์ด FPGA แก้ไข 2:ถ้าฉันสามารถใช้ถ้อยคำใหม่คำถาม: ถ้าฉันสามารถจ่ายห้องและค่าใช้จ่ายของบัฟเฟอร์นาฬิกามีเชิงลบที่อาจเกิดขึ้น? หรือว่าเป็นวิธีที่ปลอดภัยในการทำเช่นนี้?

11 pcb  fpga  digital-logic  analog  clock 

หากฉันใช้ IC ในตระกูล 74HC หรือ 74HCT และฉันไม่ได้ใช้หมุดอินพุตทั้งหมดฉันเข้าใจว่าฉันไม่ควรปล่อยให้พวกเขาไม่ได้เชื่อมต่อเพราะพวกมันจะลอย แต่ฉันควรทำอย่างไรกับพวกเขาและข้อดีและข้อเสียของตัวเลือกที่แตกต่างกันคืออะไร ตัวอย่างเช่นหากฉันใช้ 74HCT08 ซึ่งมีสี่ประตูและฉันใช้ประตูสองประตูเท่านั้นฉันควรทำอย่างไรกับอินพุตของอีกสองประตู ฉันเห็นคำแนะนำต่าง ๆ ในสถานที่ต่าง ๆ เช่น ... เชื่อมต่อโดยตรงกับ Vcc เชื่อมต่อโดยตรงกับ GND เชื่อมต่อพวกเขากับ Vcc ผ่านตัวต้านทานแบบดึงขึ้น เชื่อมต่อกับ GND ผ่านตัวต้านทานแบบเลื่อนลง ข้อดีและข้อเสียของตัวเลือกเหล่านี้แต่ละข้อมีอะไรบ้าง ตัวเลือกใดที่ดีที่สุดสำหรับความเสถียรและสิ้นเปลืองพลังงานต่ำ

11 digital-logic 

ฉันเริ่มปริญญา EE ของฉัน ฉันต้องซื้อ myDAQ และชุดอุปกรณ์ ชุดนี้มีลอจิก IC จำนวนมากและฉันมีส่วนใหญ่ แต่สิ่งที่ฉันมีคือ74Sแทนที่จะเป็นซีรี่ส์ 74LS กำลังไฟที่เพิ่มขึ้นบนไอซี 74S จะทำให้เกิดปัญหากับ myDAQ หรือไม่ หรือฉันต้องกัดกระสุนและซื้อชิ้นส่วน? (บน digikey ฉันไม่ได้จ่ายมาร์กอัปของพวกเขาในชุดโง่ ๆ ) ชุดชิ้นส่วนประกอบด้วยสิ่งต่าง ๆ เช่นหรือและ xor ฯลฯ .... ประตูและสามารถพบได้ที่นี่: https://www.studica.com/us/en/NI-Hardware-Only/und-student-ni- mydaq-กำ-ee202 ไฟฟ้าแล็บ / 796087.html แก้ไข ในกรณีที่คนอื่นวิ่งเข้าไปนี้ในอนาคตก็จะเปิดออกไม่สำคัญสำหรับหลักสูตร UND EE201L เรามี fan-out น้อยที่สุดและห้องทดลองส่วนใหญ่ใช้เพียงอินพุตที่ระบุเพื่อสร้างเอาต์พุตที่ระบุและทำให้ไฟกระพริบ / เปิด / ปิด / เปิด ไม่มีข้อกำหนดความเร็วสูงและฉันไม่ได้ขับโหลดกระแสสูงมากมันเป็นเพียงคำแนะนำเกี่ยวกับตรรกะประตูและวิธีการสร้างวงจรกับพวกเขาดังนั้นฉันสงสัยว่ามันจะเป็นปัญหาในการใช้ชิ้นส่วน 74S แทนชิ้นส่วน …

10 digital-logic 

สมมติว่าฉันกำลังส่งข้อมูลผ่าน FM โดยที่ 0 คือ 2Hz และ 1 คือ 4Hz เครื่องส่งกำลังส่งสัญญาณ 2Hz เมื่อไม่มีสัญญาณเข้า ถ้าฉันป้อนเลขฐานสองที่ได้รับไปยังพอร์ต UART ของไมโครคอนโทรลเลอร์ตัวควบคุมขนาดเล็กจะแยกความแตกต่างระหว่างไม่มีข้อมูลกับ 0 อย่างไร สิ่งนี้มีความเกี่ยวข้องเมื่อมีการส่งอักขระ ASCII เช่น สมมติว่าสตริงต่อไปนี้: 01000110 01101111 01101111 01100010 01100001 01110010 เนื่องจากฉันได้เพิ่มช่องว่างเราจึงสามารถแปลสิ่งนี้เป็น: foobar แต่สำหรับเครื่องสตริงจะมีลักษณะเช่นนี้: 010001100110111101101111011000100110000101110010 คุณจะสร้าง "ช่องว่าง" เหล่านั้นอย่างไรเพื่อที่คุณจะไม่ได้รับตัวอักษร ASCII ที่สับสนเมื่อคุณได้รับไบนารี

10 digital-logic  data  binary 

บางครั้งหากผลรวมของตัวเลขสองหลักคือ <10 การเพิ่ม BCD จะคล้ายกับการเพิ่มแบบไบนารี แต่บางครั้งถ้าผลรวม> 9 ผลลัพธ์ต้องได้รับการแก้ไข การแก้ไขนี้คือ + (0110) ทำไมเราจึงบวก 6 ทำไมไม่ใช้หมายเลขอื่นล่ะ? ฉันค้นหาเว็บ แต่ไม่เข้าใจ หากคุณต้องการลิงค์ของคำถามนี้ที่มีการถามในอดีต: http://answers.yahoo.com/question/index?qid=20070930062637AAzyBlv http://www.physicsforums.com/showthread.php?t=639798

10 digital-logic 

มีเหตุผลใดที่ Q11 เหลือ 4060 IC หรือไม่? ฉันได้อ่านมาแล้วเพื่อยืดเวลาชีพจรสูงสุด (ตัวแบ่งนาฬิกาสูงสุด) แต่ทำไมถึงทำใน Q11 ทำไมไม่ใช่ Q12 และดังนั้นจึงมีตัวนับ 8 บิตเต็มรูปแบบ (Q4-Q11)

10 digital-logic  integrated-circuit  timer  cmos 

ฉันกำลังออกแบบที่เกี่ยวข้องกับฟังก์ชั่นสูงสุดจำนวนมาก (และฟังก์ชั่นสูงสุดเป็นข้อโต้แย้งกับฟังก์ชั่นสูงสุดอื่น ๆ ) ในความพยายามที่จะทำให้การออกแบบฮาร์ดแวร์ง่ายขึ้นฉันสงสัยว่าจะใช้งานสูงสุดในฮาร์ดแวร์ได้อย่างไร ทางคณิตศาสตร์ Max (a, b) สามารถแสดงเป็น [(a + b) + abs (b - a)] / 2 นี่เป็นวิธีการใช้ในฮาร์ดแวร์หรือไม่ (เช่นในขั้นตอนการเพิ่มการแบ่งบิตกะ ฯลฯ ) ถ้าเป็นเช่นนั้นความแตกต่างของการคำนวณสัมบูรณ์เป็นอย่างไร

10 digital-logic 

ฉันใหม่สำหรับ fpgas และมีรายละเอียดปลีกย่อยบางอย่างที่ฉันไม่แน่ใจว่าฉันเข้าใจ: หากกระบวนการซิงโครนัสทั้งหมดของฉันถูกเรียกใช้บนขอบเดียวกันนั่นหมายความว่าอินพุตของฉันถูก 'จับ' บนขอบที่เพิ่มขึ้นหนึ่งและ เปลี่ยนผลลัพธ์ .. ขอบเดียวกันหรือไม่ ขอบที่เพิ่มขึ้นต่อไป? หากฉันมีสองโมดูลซึ่งเอาต์พุตของหนึ่งไหลไปยังอินพุตของถัดไปอาจมีสถานการณ์ที่อินพุตของโมดูลของฉัน (เอาต์พุตของโมดูลก่อนหน้า) เปลี่ยนไปพร้อมกันเมื่อถูกจับ เครื่องหมายที่ 205ns แสดงสิ่งที่ฉันกำลังพูดถึง op และ data_write เป็นอินพุตของฉัน ทุกอย่างดูเหมือนจะ "ทำงานได้" ในกรณีทดสอบนี้ แต่ในการจำลองสถานการณ์ไม่ชัดเจนว่าจะถูกจับเมื่อใด data_write = "0001 ... " ถูกบันทึกไว้ที่ 205ns หรือ (205ns + 1 รอบนาฬิกา) หรือไม่ มีวิธีรับรูปคลื่นโดยละเอียดใน ISim ที่แสดงการตั้งค่าและกดค้างไว้หรือไม่? ขอบคุณ

10 digital-logic  fpga  timing 

ฉันเจอฟล็อปปัดพลิกและฉันได้ลองใช้มันในเครื่องจำลองและใช้ประตูตรรกะจริง แต่ฉันก็ยังไม่แน่ใจว่าฉันเข้าใจกรณีที่ไม่แน่นอนหรือกรณีต้องห้าม S = 1, R = 1 ใน flip flop อย่างถูกต้องหรือไม่ มีใครบอกฉันได้ไหมว่าอะไรกันแน่ โดยวิธีการที่ฉันได้ใช้ 2-input NAND Gates เพื่อใช้ flip flop อะไรคือความแตกต่างระหว่างประตูพลิกของ NAND และประตูพลิกล้มเหลวของ NOR

10 digital-logic  flipflop 

ฉันยังใหม่กับ "วิศวกรรมไฟฟ้า" และฉันกำลังทำงานในโครงการ arduino เล็กน้อย ฉันต้องการให้สวิตช์ SPST ใช้เป็นอินพุตดิจิตอลบนบอร์ด ฉันมีสวิตช์ตัวหนึ่งที่นำไปสู่การเชื่อมต่อกับเชิงบวกและอีกอันหนึ่งเชื่อมต่อกับอินพุตดิจิตอล ปัญหานี้คือเมื่อปิดสวิตช์ฉันไม่แน่ใจว่าอินพุตจะต่อสายดินหรือไม่ ฉันจะมั่นใจได้อย่างไรว่าอินพุตนั้นต่อสายดินเมื่อสวิตช์ปิดอยู่ มันจะใช้งานได้หรือไม่ถ้าฉันเชื่อมต่ออินพุตดิจิตอลเข้ากับตัวต้านทานที่ต่อกับกราวด์ดังนั้นเมื่อสวิตช์ปิดการทำงานจะถูกต่อลงดิน แต่เมื่อสวิตช์เปิดอยู่จะไม่สั้นลงหรือไม่

10 digital-logic  switches 

มีคนบอกฉันว่าอะไรคือความแตกต่างระหว่าง RTL และโค้ด Verilog เชิงพฤติกรรม มีการแบ่งเขตที่ชัดเจนระหว่างการออกแบบในสองระดับนี้หรือไม่?

10 digital-logic  verilog  vhdl  hdl 

ดูเหมือนว่าจะเป็นคำถามที่โง่ แต่ความจริงก็คือเมื่อฉันพยายามค้นหาข้อมูลที่เกี่ยวข้องไม่มีผลการค้นหาใดให้คำตอบที่น่าพอใจ Logic Gates พร้อมอินพุต 1 บิตและเอาต์พุต 1 บิต เนื่องจากอินพุตมี B = 1B=1B=1 บิตตารางความจริงมี ค=2B=21= 2C=2B=21=2C=2^B=2^1=2แถว ตั้งแต่สำหรับทุกแถวในตารางความจริงมี222 ตัวเลือก (000 หรือ 111) สำหรับผลลัพธ์มี 2ค=22B=221= 42C=22B=221=42^C=2^{2^B}=2^{2^1}=4 ตารางความจริงที่แตกต่างกันทั้งหมด นี่คือตารางของตารางความจริง (ตารางความจริงแต่ละรายการเขียนเป็นแถว): ( 0 )0011( 1 )0101ชื่อศูนย์คงที่เอกลักษณ์ไม่ใช่ Gate / Negate / Invertorคงที่หนึ่งสูตร0XX¯¯¯¯1(0)(1)NameFormula00Constant Zero001IdentityX10NOT Gate / Negate / InvertorX¯11Constant One1 \begin{array}{|c|c|c|c|} \hline (0) & (1) & …

9 digital-logic  truth-table