คำถามติดแท็ก fpga

ต้องการปรับปรุงโพสต์นี้หรือไม่? ให้คำตอบโดยละเอียดสำหรับคำถามนี้รวมถึงการอ้างอิงและคำอธิบายว่าทำไมคำตอบของคุณถึงถูกต้อง คำตอบที่ไม่มีรายละเอียดเพียงพออาจแก้ไขหรือลบออกได้ ฉันมีประสบการณ์ จำกัด กับ FPGA (เครื่องมือ Altera - ใช้เฉพาะเครื่องมือออกแบบภาพ) ฉันกำลังวางแผนสำหรับโครงการใหม่ที่ฉันต้องการ FPGA และฉันจะได้รับประโยชน์มากมายจาก linux จริงที่ทำงานบนบอร์ดเดียวกัน (ส่วนใหญ่ใช้สำหรับการสื่อสาร TCP รวมถึง DSP บางตัว) คำถามของฉันคือมี FPGA แนะนำที่มีลินุกซ์ฝังตัวที่รองรับเตรียมไว้หรือไม่ ไม่มีไดรเวอร์แฟนซี (แค่อีเธอร์เน็ต wifi อาจเป็นบวก ... ) ฉันคิดว่าจะมีตัวควบคุมขนาดเล็กติดตั้งใน FPGA (ซึ่งหมายความว่ามันจะกิน FPGA จำนวนมากและฉันต้องการ FPGA ที่ใหญ่กว่า)

10 fpga  embedded  linux 

ฉันเป็นวงจรซิงโครไนซ์บัสเพื่อส่งต่อการลงทะเบียนทั่วโดเมนนาฬิกา ฉันจะให้คำอธิบายที่ง่ายขึ้นโดยไม่ใช้ตรรกะการรีเซ็ตแบบอะซิงโครนัส ข้อมูลถูกสร้างขึ้นในหนึ่งนาฬิกา การอัพเดตมีขอบเขตนาฬิกา (อย่างน้อยหนึ่งโหล) เป็นจำนวนมาก: PROCESS (src_clk) BEGIN IF RISING_EDGE(clock) THEN IF computation_done THEN data <= computation; ready_spin <= NOT ready_spin; END IF; END IF; END PROCESS; สัญญาณควบคุมสำหรับข้อมูลใหม่ซึ่งเข้ารหัส NRZI (ดังนั้นคำที่ถูกต้องบนบัสจะสอดคล้องกับการเปลี่ยนสัญญาณควบคุม) สัญญาณควบคุมผ่านสายโซ่ DFF ซึ่งทำหน้าที่เป็นซิงโครไนซ์ PROCESS (dest_clk) BEGIN IF RISING_EDGE(dest_clk) THEN ready_spin_q3 <= ready_spin_q2; ready_spin_q2 <= ready_spin_q1; ready_spin_q1 <= ready_spin; END …

10 fpga  clock  timing  sdc 

ปิด คำถามนี้เป็นคำถามความคิดเห็นตาม ไม่ยอมรับคำตอบในขณะนี้ ต้องการปรับปรุงคำถามนี้หรือไม่ อัปเดตคำถามเพื่อให้สามารถตอบข้อเท็จจริงและการอ้างอิงได้โดยแก้ไขโพสต์นี้ ปิดให้บริการใน3 ปีที่ผ่านมา Microblaze soft cpu ดีกว่า Cortex M3 soft cpu ในแง่ของการใช้งานหรือไม่? ด้วยความฉวัดเฉวียนทั้งหมดเกี่ยวกับโปรเซสเซอร์ที่ใช้ ARM ฉันสงสัยว่าจะติดตั้งโปรเซสเซอร์ ARM บน FPGA ของฉันหรือถ้าฉันควรติดกับ Microblaze ที่มาพร้อมกับมัน มีความแตกต่างที่สำคัญในแง่ของประสิทธิภาพหรือการทำงานที่ฉันควรพิจารณาหรือไม่?

10 fpga  microblaze 

ตกลงดังนั้นฉันเพิ่งได้เห็นชื่อ XMOS ปรากฏในสถานที่ ฉันดูในเว็บไซต์และค้นหาทางออนไลน์ แต่ฉันไม่สามารถเข้าใจได้ว่ามันคืออะไร แล้วมันคืออะไร ดูเหมือนว่าจะเป็นจุดตัดระหว่างไมโครคอนโทรลเลอร์กับ FPGA ฉันได้ดูไซต์ของพวกเขาด้วยและฉันไม่สามารถมองเห็นสิ่งใดที่ฉันสามารถเข้าใจได้ (เพียงแค่ตัวอย่างการออกแบบและเอกสารอ้างอิงอื่น ๆ ) สำหรับ XMOS คืออะไรและอะไรคือสิ่งที่แตกต่างจากบรรทัดไมโครคอนโทรลเลอร์อื่น ๆ

10 microcontroller  fpga 

ล็อคแล้ว คำถามและคำตอบของคำถามนี้ถูกล็อคเนื่องจากคำถามอยู่นอกหัวข้อ แต่มีความสำคัญทางประวัติศาสตร์ ขณะนี้ไม่ยอมรับคำตอบหรือการโต้ตอบใหม่ ตรรกะการตั้งโปรแกรมสามารถนำมาใช้ในวิดเจ็ตของคุณในสเปกตรัมที่แตกต่างกันตั้งแต่การเผาไหม้ประตูไม่กี่หรือใช้ MUX จนถึง FPGA ล่าสุดพร้อมไมโครคอนโทรลเลอร์ในตัวและอุปกรณ์ต่อพ่วง IO ในตัวไม่พูดถึงPrimeCell GPIOของ ARM หรือตัวอย่างอื่น ๆ ความซับซ้อนของอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้มีการใช้งานในระดับใด แม้ว่าการจัดกลุ่มดูเหมือนจะกลมกลืนกันใกล้กับคำจำกัดความที่มากที่สุดของฉัน แต่ฉันคิดว่านี่เป็นรายการที่ยอมรับได้: PAL / PLA / GAL : อะเรย์ลอจิกที่ตั้งโปรแกรมได้; ดูเหมือนว่าจะปรากฏเป็น'Embedded - PLDs'ที่ Digikey ซึ่งครอบคลุม 10/8 I / O แบบอะซิงโครนัส (ATF16V8C) ถึง 50MHz, 192 macrocell, (CY7C341B) และส่วนใหญ่จะสามารถโปรแกรมใหม่ได้ CPLD : อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน; Digikey แสดงรายการดังกล่าวซึ่งมีอยู่ใน 7.5ns 10 I …

10 fpga  programmable-logic 

ฉันเขียนโปรแกรมไมโครคอนโทรลเลอร์เป็นเวลาสองสามปีแล้วและฉันเพิ่งค้นพบ FPGA หลังจากเรียนวิชาออกแบบดิจิทัล หลังจากทำการค้นคว้าบางอย่างเกี่ยวกับ FPGA, บอร์ดพัฒนาและอื่น ๆ ที่แตกต่างกันฉันยังลังเลที่จะซื้อเพราะฉันไม่รู้ว่าจะทำ "ผลิตภัณฑ์ขั้นสุดท้าย" ของฉันเองได้อย่างไร ฉันใส่ PIC, SAM's, AVR และอื่น ๆ ลงใน PCB แบบกำหนดเองโดยไม่มีปัญหาดังนั้นฉันจึงไม่กังวลเกี่ยวกับสิ่งนั้น - ข้อกังวลหลักของฉันคือการเขียนโปรแกรม FPGA โดยไม่มีบอร์ดของผู้ผลิต คำถามเฉพาะของฉัน: จะมีฟังก์ชั่น FPGA หรือไม่ถ้าฉันใช้ไฟล์บิตแมปที่สร้างโดย Quartus, Vivado, iCEcube ฯลฯ เขียนไปยังชิปหน่วยความจำแฟลช SPI เริ่มต้นที่ที่อยู่ 0 (พูดผ่าน FT2232H) และเชื่อมต่อหน่วยความจำแฟลช พิน SPI ของ FPGA (พร้อมการตั้งค่า MODE ถูกต้อง)? ฉันขอโทษสำหรับบางส่วนของสมมติฐาน; ฉันค่อนข้างแน่ใจว่านั่นคือโปรแกรมเมอร์ Diamond ของ Lattice …

9 fpga  spi  programming 

ฉันมีฟังก์ชั่น VHDL ต่อไปนี้ที่คูณเมทริกซ์ mxn ที่กำหนดaโดยเวกเตอร์ nx1 b: function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for i in 0 to m-1 loop for j in 0 to n-1 loop c(i) := c(i) + (a(i,j) * …

9 fpga  vhdl  matrix 

การใช้ตัวซิงโครไนซ์แบบ 2-ff เป็นมาตรฐานสำหรับสัญญาณข้ามขอบเขตนาฬิกา และมีกระดาษ / ตัวเลขมากมายแสดงให้เห็นถึงกลไกเช่นนี้: ดูเหมือนBCLKสามารถลิ้มลองชีพจรของADATครั้งเดียว (ที่สองขอบของการเพิ่มขึ้นBCLK ) ซึ่งเป็นสาเหตุที่ทำให้การส่งออกใน metastability bq1_dat วิธีการสามารถbq1_datลิ้มลอง "สูง" บนขอบนาฬิกาที่ใช้งานต่อไปหรือไม่ นอกเหนือจากคำถามของฉันฉันต้องการเพิ่มสิ่งที่ฉันคิดว่าสัญญาณจะผ่านไปยังโดเมนนาฬิกาอื่นได้อย่างปลอดภัย (สมมติว่า 2-FF นั้นเพียงพอต่อความต้องการ MTBF) โปรดแก้ไขฉันหากมีข้อผิดพลาด ps: สถานะที่แพร่กระจายได้ไม่แสดง "รูปคลื่น" แต่เป็นระดับที่ไม่ใช่ '1' หรือ '0' รูปต่อไปนี้แสดงตัวอย่างของเอาต์พุต metastable ร่างเดิมมาจากเอกสารประกอบการบรรยายสำหรับ EE108A บรรยาย 13: metastability และการประสานข้อมูลความล้มเหลว (โอ๊ยเมื่อดี flip-flop ไปแย่)โดย WJ Dally

9 fpga  synchronization  cdc  metastability 

คำถามนี้เกี่ยวกับการนำตัวกรอง IIR ไปใช้ใน FPGA ด้วย DSP slices ที่มีเกณฑ์เฉพาะมาก สมมติว่าคุณกำลังสร้างตัวกรองโดยไม่มีการแตะไปข้างหน้าและแตะย้อนกลับเพียง 1 ครั้งด้วยสมการนี้: Y[ n ] = y[ n - 1 ] ⋅ b 1 + x [ n ]y[n]=y[n−1]⋅b1+x[n]y[n] = y[n-1] \cdot b1 + x[n] (ดูภาพ) ยกตัวอย่าง DSP48A1 จาก Xilinx เป็นตัวอย่าง - ชิ้นส่วน IP DSP ที่ยากที่สุดจะคล้ายกัน ให้บอกว่าคุณมีข้อมูลอะนาล็อกที่เข้ามาที่ 1 ตัวอย่างต่อนาฬิกา ฉันต้องการออกแบบตัวกรอง IIR …

9 fpga  filter  dsp  iir 

ฉันต้องการทราบว่ามีวิธีการเขียนโปรแกรม PIC เป็นครั้งแรก (เขียนเป็น Flash) ผ่านการ์ด FPGA หรือไม่ PIC ถูกบัดกรีไปยัง FPGA แล้วและฉันไม่สามารถลบได้ ไม่มี bootloader อยู่บน PIC ดังนั้นฉันต้องตั้งโปรแกรมในโหมด USART / SPI / I2C ด้วย bootloader เพื่อให้สามารถรับข้อมูลจาก FPGA ฉันรู้ว่าปกติฉันต้องปลดล็อคมันเชื่อมต่อกับโปรแกรมเมอร์ฮาร์ดแวร์เช่น PICKit และตั้งโปรแกรมด้วยซอฟต์แวร์บนคอมพิวเตอร์เช่น MPLAB แต่ฉันไม่สามารถจ่ายได้ ฉันสามารถสร้าง bootloader ด้วย MPLAB ซึ่งเป็นไฟล์. hex แต่ฉันจะถ่ายโอนไปยัง FPGA แล้วไปยัง PIC ผ่านทางหมุด FPGA ได้อย่างไร PIC ที่ใช้คือ Microchip PIC12F1822

9 pic  fpga  programmer  bootloader  pickit 

พื้นหลัง นี่เป็นโครงการส่วนบุคคล มันเกี่ยวกับการเชื่อมต่อ FPGA กับ N64 ค่าไบต์ที่ FPGA ได้รับจะถูกส่งผ่าน UART ไปยังคอมพิวเตอร์ของฉัน มันใช้งานได้ดีจริง ๆ ! ในบางครั้งน่าเสียดายที่อุปกรณ์จะล้มเหลวจากนั้นกู้คืน ผ่านการดีบักฉันจัดการเพื่อค้นหาปัญหา แต่ฉันนิ่งงันวิธีการแก้ไขเพราะฉันไม่สามารถ VHDL ฉันเล่นกับ VHDL มาสองสามวันแล้วและฉันอาจไม่สามารถแก้ไขปัญหานี้ได้ ปัญหา ฉันมีออสซิลโลสโคปวัดสัญญาณ N64 ลงใน FPGA และช่องอื่น ๆ เชื่อมต่อกับเอาท์พุทของ FPGA ฉันยังมีพินดิจิตอลที่บันทึกค่าตัวนับ โดยพื้นฐานแล้ว N64 จะส่งบิตข้อมูล 9 ชุดรวมถึงบิต STOP ตัวนับนับจำนวนข้อมูลที่ได้รับและเมื่อฉันไปถึง 9 บิต FPGA จะเริ่มส่งสัญญาณผ่าน UART นี่คือพฤติกรรมที่ถูกต้อง: FPGA เป็นรูปคลื่นสีฟ้าและรูปคลื่นสีส้มเป็นอินพุตของ N64 ในช่วงระยะเวลาของการรับสัญญาณ FPGA ของฉัน …

9 fpga  vhdl  protocol 

ฉันมีแอปพลิเคชันที่ฉันมีไมโครคอนโทรลเลอร์ (NXP LPC1343 ) ซึ่งเชื่อมต่อกับFPGAผ่าน SPI 16 บิต นอกจากนี้ยังมีการ์ด SD ที่ใช้พอร์ต SPI เดียวกัน (MISO / MOSI) แต่มีขา CS / SS ที่แตกต่างกัน (ทั้งคู่มีสถานะแอ็คทีฟต่ำ สิ่งหนึ่งที่ฉันต้องทำคือเขียนข้อมูลจาก FPGA ลงในไฟล์บนการ์ด SD โดยใช้FAT32และนี่คืองานของไมโครคอนโทรลเลอร์ ไมโครคอนโทรลเลอร์ใช้FatFSซึ่งฉันทำงานได้อย่างน่าเชื่อถือ เนื่องจากไมโครคอนโทรลเลอร์มี RAM เพียงเล็กน้อยเท่านั้นจึงสามารถบัฟเฟอร์ข้อมูลเพียงเล็กน้อยได้ในครั้งเดียว ดังนั้นไมโครต้องอ่านบัฟเฟอร์จาก FPGA เปลี่ยนโหมด SPI เป็น 8 บิตแล้วเขียนข้อมูลนั้นไปยัง FATFS โปรดจำไว้ว่าในการกำหนดค่าการ์ด SD สำหรับโหมด SPI คำสั่งจะต้องส่งในขณะที่บัส SPI ทำงานที่ 400 kHz และการรอคอยจำนวนหนึ่งจะต้องเกิดขึ้น ดังนั้นฉันต้องการที่จะดำเนินการเริ่มต้นเพียงครั้งเดียว …

9 fpga  spi  sd  nxp 

ฉันใหม่กับโลกของ FPGA อย่างสมบูรณ์และคิดว่าฉันจะเริ่มต้นด้วยโครงการที่ง่ายมาก: ตัวถอดรหัส 7 บิตแบบ 4 บิต รุ่นแรกที่ฉันเขียนอย่างหมดจดใน VHDL (โดยทั่วไปเป็น combinatorial เดียวselectไม่จำเป็นต้องใช้นาฬิกา) และดูเหมือนว่าจะทำงานได้ แต่ฉันก็อยากจะทดลองกับ "IP Cores" ใน Xilinx ISE ดังนั้นตอนนี้ฉันใช้ GUI "ISE Project Explorer" และฉันสร้างโครงการใหม่ด้วย ROM core รหัส VHDL ที่สร้างขึ้นคือ: LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : …

9 fpga  vhdl  xilinx  energy  voltage  diodes  voltage-divider  undervoltage  hysteresis  relay  solid-state-relay  routing  matrix  power-engineering  ground  basic  arduino  infrared  reverse-engineering  avr  atmega  spi  usb-device  sd  arduino  arduino  voltage  transistors  transformer  output  voltage  signal  datasheet  input  output  microcontroller  microcontroller  xmega  power  relay  ac  control  microcontroller  atmega  c  frequency-measurement  image-sensor  pic  c  arduino  operational-amplifier  feedback  power  current  resistors  current-measurement  maximum-ratings  voltage  adc  arduino  counter  wireless  solar-cell  pcb-assembly  manufacturing  signal  distortion 

ฉันกำลังนำคอมพิวเตอร์ Microbee ของปี 1980 มาใช้ใน FPGA อีกครั้ง (ดูที่นี่ ) และพยายามหาวิธีการทำพอร์ตคาสเซ็ต นี่คือแผนงานสำหรับส่วนต่อประสาน Microbe Cassette ต้นฉบับ: (ที่มา: toptensoftware.com ) ฉันยังพบคำอธิบายของมันในคู่มือทางเทคนิค: เอาต์พุตข้อมูลคาสเซ็ตประกอบด้วยเครือข่าย RC ที่รับสัญญาณจาก DB1, pin 28 ของ PIO สัญญาณถูกลดทอนแล้วแยกออกก่อนที่จะส่งไปยังอินพุต MIC ของเครื่องบันทึก สัญญาณนี้จะปรากฏที่ขา 3 ของซ็อกเก็ต DIN 5 พิน วงจรอินพุตข้อมูลของคาสเซ็ตนั้นซับซ้อนกว่าเล็กน้อย อินพุตจากขา 5 ของซ็อกเก็ต DIN ผ่านไปยัง attentuator -decoupler ก่อน ต่อไปนี้คือ CA3140 op-amp เพื่อให้สามารถยกระดับอินพุตได้หลากหลายก่อนที่จะส่งสัญญาณไปยังขา 27 ของ …

9 audio  fpga  operational-amplifier 

ฉันมี JTAG chain ที่เชื่อมต่อ FPGA Spartan 6 FPGA จำนวน 4 ตัวที่ฉันตั้งโปรแกรมโดยใช้ ISE iMPACT ซอฟต์แวร์สามารถตั้งโปรแกรมชุดย่อย FPGA ที่เข้มงวดจำนวน 4 ชุดในแถวได้ตามลำดับและในลำดับใดก็ได้ อย่างไรก็ตามเมื่อฉันพยายามตั้งโปรแกรมFPGA ทั้งสี่ขา DONE ของ FPGA ล่าสุดไม่สูงและการเขียนโปรแกรมล้มเหลว สิ่งที่อาจทำให้เกิดพฤติกรรมที่แปลกประหลาดนี้? หมายเหตุ: หลังจากเขียนโปรแกรม FPGA สามตัวบิต INIT_B ของการลงทะเบียนสถานะสำหรับ FPGA ที่สี่คือ 0 แม้ว่าขา INIT_B จะสูง ก่อนที่จะตั้งโปรแกรม FPGA ตัวที่สามบิตนั้นคือ 1 นี่เป็นการแนะนำ FPGA ตัวที่สี่ที่ล็อคไว้ เมื่อตั้งโปรแกรมด้วย SelectMap ฉันสามารถตั้งโปรแกรม FPGA ทั้งสี่ตัวได้โดยไม่มีปัญหา เมื่อฉันตั้งโปรแกรม …

9 fpga  jtag  spartan