VHDL: การตั้งชื่อสถาปัตยกรรมและการตีความ
หมายเหตุ: ฉันกำลังใช้ ISE ของ Xilinx และมีบอร์ด FPGA เพื่อทำงานร่วมกับ (พร้อมสวิตช์และไฟและอื่น ๆ ) และฉันได้แฮ็คโปรเจ็คต์ง่ายๆมารวมกัน ในขณะเดียวกันฉันกำลังอ่านบทช่วยสอนหลายอย่างเพื่อสร้างพื้นฐานสำหรับสิ่งที่ฉันทำ ฉันเคยเห็นเอนทิตีต่าง ๆ และสถาปัตยกรรมของพวกเขาที่กล่าวถึงในเอกสารอ้างอิงที่ฉันทำมา แต่การตั้งชื่อมักทำให้สับสน บ่อยครั้งแทนที่จะเป็น "สถาปัตยกรรมrtl of .. " หรือ "โครงสร้างโครงสร้างของ ... " ฉันจะเห็น "สถาปัตยกรรมฟูของ ... " หรือแม้แต่ "สถาปัตยกรรมโค้งของ ... " ฉันรู้ (ช้า) ว่าชื่อสถาปัตยกรรมนั้นเป็นชื่อโดยพลการเหมือนกับการตั้งชื่อเอนทิตีแม้ว่าจะมีไกด์สไตล์ที่แนะนำอนุสัญญาการตั้งชื่อที่สอดคล้องกันมากขึ้นสามารถใช้เพื่อหลีกเลี่ยงปัญหานี้ได้ นี่ทำให้ฉันมีคำถามสองสามข้อ: เมื่อมองไปที่เอนทิตีเราจะกำหนดรูปแบบสถาปัตยกรรมจริงที่ใช้โดยไม่มีคำแนะนำจากชื่อสถาปัตยกรรมได้อย่างไร RTL, พฤติกรรม, โครงสร้าง ... ดูเหมือนว่าจะค่อนข้างคล้ายกับตาของผู้เรียน (สมมติว่าตัวอย่างที่ฉันเห็นถูกตั้งชื่ออย่างถูกต้อง) ตัวอย่างที่เรียบง่าย แต่ชัดเจนจะมีประโยชน์ที่นี่ (หรือตัวชี้ไปที่หนึ่ง) หากระบุสถาปัตยกรรมหลายอย่างสำหรับเอนทิตีเดียว (ซึ่งฉันเข้าใจว่าเป็นไปได้) …