คำถามติดแท็ก decoupling-capacitor

ผมอ่านผ่านการโพสต์ไม่กี่รวมทั้งหมวก Decouplingเช่นเดียวกับโน้ต app นี้Xilinx กระจายกระแสไฟและเครือข่าย ฉันมีคำถามเกี่ยวกับค่าตัวเก็บประจุภายในระบบจำหน่ายไฟฟ้า น่าเสียดายที่ฉันเชื่อว่าฉันต้องให้พื้นหลังเล็กน้อยก่อนที่ฉันจะสามารถถามคำถามนี้ได้ ตามที่ระบุไว้ในโพสต์ทั้งในฟอรั่มและแอพหมายเหตุเรขาคณิตเชิงกายภาพของตัวเก็บประจุสั่งการเหนี่ยวนำด้วยตนเอง ในกรณีที่ decoupling ตัวเก็บประจุสามารถถูกจำลองเป็นแหล่งจ่ายไฟขนาดเล็กที่มีความต้านทานภายในตัวเหนี่ยวนำและความจุ ในโดเมนความถี่มุมมองของความต้านทานภายในของตัวเก็บประจุคือ "รางน้ำ" ที่จุดเริ่มต้น (ศูนย์) ของรางถูกกำหนดโดยค่าความจุและจุดสิ้นสุด (เสา) มาจากกาฝาก - เหนี่ยวนำ จุดต่ำสุดของรางถูกกำหนดโดยความต้านทานของกาฝากหรือค่าต่ำสุดของความถี่เรโซแนนซ์ของการรวม LC ของค่าตัวเหนี่ยวนำ / ตัวเก็บประจุ / กาฝาก (ใดก็ตามที่สร้างความต้านทานสูงกว่า) ต่อไปนี้เป็นภาพที่แสดงให้เห็นถึงลักษณะของตัวเก็บประจุ นี่คือสมการสำหรับความถี่เรโซแนนซ์ 12πL×C−−−−−√12πL×C \frac{1}{2\pi \sqrt{L \times C}} ด้วยเหตุผลนี้เราสามารถเลือกขนาดตัวเก็บประจุที่ใหญ่ที่สุดในขนาดบรรจุภัณฑ์ที่กำหนดเช่น 0402 และคุณสมบัติของเสาจะไม่เปลี่ยนแปลงและมีเพียงศูนย์จะถูกย้ายไปที่ความถี่ต่ำกว่า (ในภาพความลาดชันลงจะเป็น ย้ายไปทางซ้ายสำหรับค่าตัวเก็บประจุขนาดใหญ่) ทำให้สามารถข้ามแบนด์วิดท์ความถี่ที่กว้างขึ้นได้ เสาเรโซแนนท์ที่กำหนดส่วนบนของตัวเก็บประจุควรรวมตัวเก็บประจุที่มีมูลค่าสูงกว่าที่มีขนาดบรรจุภัณฑ์เดียวกัน ต่อมาในบันทึกของแอพจะมีส่วนที่เรียกว่า "ตำแหน่งตัวเก็บประจุ" ซึ่งตามที่อธิบายไว้ในการตอบสนองของแลงประสิทธิภาพของตัวเก็บประจุไม่เพียง แต่เกี่ยวข้องกับการเหนี่ยวนำของฝาปิด แต่ยังเกี่ยวข้องกับการวางฝา . ในแง่ภาษาพูดปัญหาคือ: เมื่อ …

13 capacitor  frequency  decoupling-capacitor 

คำถามที่คล้ายกันถูกถามที่นี่: กฎ "สองบายพาส / ตัวเก็บประจุแยก" แต่คำถามนั้นเกี่ยวกับตัวเก็บประจุบายพาสแบบขนานโดยไม่พูดถึงขนาดของบรรจุภัณฑ์ (แต่คำตอบส่วนใหญ่ถือว่าเป็นชิ้นส่วนที่ขนานกันกับขนาดของบรรจุภัณฑ์ที่แตกต่างกัน) ในขณะที่อันนี้มีความเฉพาะเกี่ยวกับตัวเก็บประจุบายพาสแบบขนาน เมื่อเร็ว ๆ นี้ฉันได้เข้าร่วมหลักสูตรการออกแบบดิจิทัลความเร็วสูงที่อาจารย์บรรยายไปนานพอสมควรเพื่ออธิบายว่าประสิทธิภาพของตัวเก็บประจุสำหรับการแยกสัญญาณถูก จำกัด ด้วยการเหนี่ยวนำเกือบทั้งหมดซึ่งเกือบทั้งหมดเนื่องจากขนาดและตำแหน่งของมัน คำอธิบายของเขาดูเหมือนจะขัดแย้งกับคำแนะนำที่ให้ไว้ในเอกสารข้อมูลจำนวนมากซึ่งแนะนำให้ใช้ตัวเก็บประจุแยกหลายค่าแม้ว่ามันจะมีขนาดแพ็คเกจเท่ากันก็ตาม ฉันเชื่อว่าคำแนะนำของเขาคือ: สำหรับแต่ละขนาดแพ็คเกจเลือกความจุสูงสุดที่เป็นไปได้และวางให้ใกล้ที่สุดเท่าที่จะเป็นไปได้ ตัวอย่างเช่นในแผนผังจาก Lattice Semiconductor พวกเขาแนะนำต่อไปนี้: 470pF 0201 10nF 0201 1 ยูเอฟ 0306 Q1:ตัวเก็บประจุ 470pF นั้นช่วยได้จริงหรือ? Q2:ไม่เหมาะสมที่จะแทนที่ทั้งสามด้วยตัวเก็บประจุ 1uF เดียวในแพ็คเกจ 0201 หรือไม่? คำถามที่ 3:เมื่อคนพูดว่าตัวเก็บประจุที่มีมูลค่าสูงกว่านั้นมีประโยชน์น้อยกว่าที่ความถี่ที่สูงกว่านั้นมีสาเหตุมาจากความจุและจำนวนเท่าใดเนื่องจากขนาดแพคเกจที่เพิ่มขึ้นมักเกี่ยวข้องกับแคปขนาดใหญ่

12 pcb-design  decoupling-capacitor  high-speed 

ฉันโง่และไม่ได้สังเกตสิ่งนี้จนกว่าบอร์ดจะถูกสร้างขึ้นและประกอบแล้ว บอร์ดเป็นแอมพลิฟายเออร์ RF; ส่วนที่ฉันมีภาพเป็นส่วนหนึ่งของ pat ควบคุม DC (ดังนั้นจึงไม่มี RF อยู่ใกล้ แต่เรากำลังพูดถึง 100MHz-1GHz ดังนั้นมันลอยได้ทุกที่แน่นอน) ดูภาพหน้าจอที่อาจเป็นหายนะที่ระบุว่า 'ทำเครื่องหมายผ่านที่นี่' (ผู้ที่ถูกเอาออกด้วยมือนั้นจะตามรอยไปไกลมากก่อนใครจะถาม) ฉันต้องระวังให้มากขึ้นด้วยรูปหลายเหลี่ยมของ altium ... ฉันกำลังเตะตัวเองในขณะนี้เกี่ยวกับข้อผิดพลาดที่โง่เง่ามันวิ่ง 20 บอร์ดและเงินก็แน่นจริงๆ ฉันอยู่ในสถาบันการศึกษาดังนั้นกระดานเหล่านี้จึงไม่ได้รับการจัดแจงใหม่ ปัญหาคือ C18 เป็น 100nF บายพาสหมวกสำหรับความเร็วสูง op-amp ดูเหมือนว่าสำหรับฉันแล้วถ้าไม่มีทางผ่านไปยังระนาบพื้นมีชิ้นส่วนเล็ก ๆ ของเทที่เชื่อมต่อกับผ่าน 'ไกล' ฉันอาจจะผิด แต่จากทุกสิ่งที่ฉันอ่านหมวกอาจไม่อยู่ที่นั่นเพราะการเหนี่ยวนำจะมีขนาดใหญ่มาก ฉันยังไม่มีบอร์ดสำรองดังนั้นยอดฝีมืออาจจะขจัดร่องรอยเล็ก ๆ นั้นไปเลย! หนาเพียงไม่กี่ไมล์เท่านั้น บางทีฉันอาจเป็นกังวลมากเกินไปเพราะฉันยังไม่รู้ว่าจะทำให้เกิดปัญหาหรือไม่ แต่มีอะไรที่ฉันสามารถทำ 'ด้วยมือ' เพื่อปรับปรุง decoupling หรือไม่ การบัดกรีลวดขนาดเล็กลงดินจะมีประสิทธิภาพหรือไม่ ฉันเดาว่าความกังวลหลักของฉันคือการสั่นด้วยสัญญาณ RF ที่ลอยไปรอบ ๆ …

12 rf  decoupling-capacitor 

ฉันกำลังดูแผ่นข้อมูลและฉันเห็นบางสิ่งที่ทำให้ฉันสับสน เหตุใดจึงมีตัวต้านทาน 1 โอห์ม (R2) ในซีรีย์กับตัวเก็บประจุ นี่คือรางไฟฟ้าดังนั้นฉันจะถือว่ามันเป็นตัวเก็บประจุแยก Pin 15 คือ VREG_OUT - เอาต์พุตตัวควบคุมพลังงาน (1.8 V ขณะตื่นขึ้น, 0 V ระหว่างการนอนหลับสนิท) หลังจากความพยายามค้นหาของ Google สองสามครั้งฉันไม่พอใจกับคำตอบหรือการขาดของมัน วัตถุประสงค์ที่เป็นไปได้ของ "R2" คืออะไร?

12 power-supply  decoupling-capacitor  decoupling 

มีการพูดคุยกันมากเกี่ยวกับคำถามและคำตอบอื่น ๆเกี่ยวกับวิธีการเชื่อมต่อตัวเก็บประจุแบบแยกส่วนกับ IC ซึ่งส่งผลให้เกิดปัญหาที่แตกต่างกันสองวิธี: (a) วางตัวเก็บประจุแยกตัวอยู่ใกล้กับหมุดไฟ IC มากที่สุด (b) เชื่อมต่อหมุดพลังงาน IC ให้ใกล้ที่สุดกับระนาบพลังงานจากนั้นวางตัวเก็บประจุแยกตัวให้ใกล้ที่สุดเท่าที่จะทำได้ แต่ให้ความเคารพต่อจุดอ่อน ตาม [ Kraig Mitzner ] ตัวเลือก (a) จะดีกว่าสำหรับไอซีอะนาล็อก ฉันเห็นตรรกะที่อยู่ด้านหลังเนื่องจากตัวเหนี่ยวนำของตัวเก็บประจุผ่านและตัวแยกสัญญาณสร้างตัวกรอง LC แบบ low pass ที่เก็บเสียงให้ห่างจากหมุดของ IC แต่ตาม [ Todd H. Hubbing ] ตัวเลือก (a): [... ] ดูเหมือนความคิดที่ดีจนกว่าคุณจะใช้ตัวเลขจริงและประเมินการแลกเปลี่ยน โดยทั่วไปวิธีการใดก็ตามที่เพิ่มการเหนี่ยวนำมากขึ้น (โดยไม่เพิ่มการสูญเสียมากขึ้น) เป็นความคิดที่ไม่ดี หมุดเพาเวอร์และกราวด์ของอุปกรณ์ที่ใช้งานโดยทั่วไปควรเชื่อมต่อโดยตรงกับระนาบพลังงาน สำหรับตัวเลือก (b) [ Kraig Mitzner ] (ผู้เขียนรูปด้านบน) …

12 noise  decoupling-capacitor  via  best-practice 

ฉันพยายามที่จะเข้าใจว่า ST แนะนำให้ decoupling ตัวพิมพ์ใหญ่สำหรับ STM32F030CC ได้อย่างไร แผนภาพในแผ่นข้อมูลแสดงแคป "2x100 nF" ในคู่ Vdd / Vss นี่หมายความว่า 100nF 2 แคปต่อคู่สำหรับ Vdd / Vss หรือไม่ หรือพวกเขาอ้างถึงจำนวนแคป 100nF ทั้งหมดที่จำเป็นเช่นถ้ามี 2 Vdd / Vss คู่ก็คือ 1 100nF แคปต่อคู่ Vdd / Vss รวมเป็น 2 แคป 100nF? แผ่นข้อมูล STM32F030

11 microcontroller  stm32  decoupling-capacitor  stm32f0 

ฉันกำลังทำงานกับการออกแบบฮาร์ดแวร์ไมโครคอนโทรลเลอร์ตัวแรกของฉัน ฉันมีชั้นเรียนของไมโครคอนโทรลเลอร์ในวิทยาลัย แต่มันมุ่งเน้นไปที่ด้านซอฟต์แวร์ของสิ่งต่าง ๆ และใช้บอร์ดพัฒนาที่สร้างไว้ล่วงหน้า (สำหรับ Freescale 68HC12) ฉันมีคำถามที่ฉันลังเลที่จะถามเพราะดูเหมือนว่าค่อนข้างธรรมดาและอาจชัดเจน แต่ในเวลาเดียวกันฉันไม่สามารถหาคำตอบที่ชัดเจนขณะค้นหาผ่านแผ่นข้อมูลหรือฟอรัมออนไลน์ ฉันได้ตัดสินใจใช้ชิปตระกูล STM32F7 และฉันพบปัญหานี้ในขณะที่วางแผนพลังงานพื้นฐานและการเชื่อมต่อภาคพื้นดิน ฉันเห็นจำนวนขา 12 Vdd บนแพ็คเกจ 144-LQFP (9xVdd + 1xVdda + 1xVddusb + 1xVddsdmmc) แต่มีเพียง 10 Vss pin กันอย่างรวดเร็ว: ฉันพิจารณาคร่าว ๆ ของ dsPIC33F ของ Microchip สำหรับโครงการนี้และฉันสังเกตเห็นความไม่สมดุลที่คล้ายกัน (7 Vdd pins และ 6 Vss pin) ฉันได้อ่านเอกสารการออกแบบฮาร์ดแวร์เบื้องต้นแล้วและความสำคัญของการแยกแคปที่วางไว้ใกล้กับอุปกรณ์สำหรับคู่ Vdd / Vss แต่ละคู่นั้นให้ความสำคัญกับการออกแบบความเร็วสูงเสมอ ฉันสงสัยว่าฉันควรทำอย่างไรกับพิน …

11 microcontroller  decoupling-capacitor  high-speed  decoupling 

ทำไมไม่ decoupling / บายพาสตัวเก็บประจุต้องการตัวต้านทานเพื่อทำหน้าที่ของพวกเขาเช่นตัวกรองปกติ? เป็นเพราะความต้านทานจรจัดของร่องรอยทองแดงเพียงพอที่จะกรองพร้อมกับตัวเก็บประจุความถี่ที่กำหนดโดยการแยกแคป

11 filter  decoupling-capacitor  low-pass 

ฉันกำลังสร้างบอร์ดซึ่งจะโฮสต์ไมโครคอนโทรลเลอร์ ATmega 162 ในแพ็คเกจ PDIP น่าเสียดายที่หมุด VCC และ GND ถูกจัดเรียงตามแนวทแยงมุม จากสิ่งที่ฉันได้อ่านตัวเก็บประจุควรอยู่ใกล้กับพินมากที่สุดเพื่อให้ได้ผลสูงสุด ตอนนี้ฉันเห็น 3 วิธีในการเชื่อมต่อตัวเก็บประจุ วิ่งสายไฟไปยังตัวเก็บประจุเพื่อให้พวกเขาอยู่ในระยะห่างที่เท่ากันจากพินทั้งสองวางตัวเก็บประจุใกล้กับพื้นดินและวิ่งสายไปยัง VCC หรือวางตัวเก็บประจุใกล้กับ VCC และวิ่งสายไปที่พื้นดิน มีตัวเลือก "ไม่ด้านบน" เสมอด้วย ฉันจะตัดสินใจถูกต้องในกรณีนี้ได้อย่างไร หรือไม่เกี่ยวข้อง?

11 layout  decoupling-capacitor 

IC หลายตัวที่ฉันเคยเห็นแนะนำตัวเก็บประจุแยกระหว่าง Vdd ถึง Vss - มันสมเหตุสมผลดี อย่างไรก็ตาม IC บางตัวเช่น dsPIC33FJ128GP802 มีสาม Vss พินและ Vdd สองพินเท่านั้น (AVdd และ Vdd.) ดังนั้นฉันจะใส่ตัวเก็บประจุ decoupling ในแต่ละ Vdd pin หรือจาก Vdd แต่ละอันไปที่ Vss pin แต่ละอัน?

11 decoupling-capacitor 

นี่อาจเป็นคำถามที่ "เกี่ยวกับ decoupling อีก" แต่คำถามนั้นค่อนข้างแม่นยำและฉันไม่สามารถหาคำตอบ ฉันมี QFN 40 พินที่ฉันต้องส่งสัญญาณออกและวางแคปตัวแยกสัญญาณหลายสิบตัว เพื่อให้สิ่งต่าง ๆ แย่ลง IC ตั้งอยู่บนซ็อกเก็ตที่ใช้พื้นที่ 8 เท่าของ QFN (5mmx5mm) (ซ็อกเก็ตใช้พื้นที่มาก แต่ไม่ได้เพิ่มกาฝากที่สำคัญมันถูกจัดอันดับสูงสุดถึง 75 GHz) ในชั้นเดียวกันฉันไม่สามารถวางส่วนประกอบภายในรัศมีของ ~ 7mm ด้านหลังถูก จำกัด เช่นกันเนื่องจากรูติดตั้งของซ็อกเก็ต แต่อย่างน้อยฉันสามารถใช้อสังหาริมทรัพย์บางส่วนที่ด้านหลัง แต่ฉันจะต้องผ่านลงเพื่อที่ อย่างไรก็ตามฉันสามารถวาง 50% ของตัวเก็บประจุลงบนใบพัดพื้นดินที่ฉันสร้างขึ้นภายใต้ชิปที่ด้านหลัง ตอนนี้ฉันได้อ่านหลาย ๆ ครั้งไม่ควรมีช่องว่างระหว่างหมวกต่อและขา แต่สิ่งที่แย่กว่านั้นคืออะไร? ผ่านหรือมากกว่าลวด? ในแง่ของการเหนี่ยวนำร่องรอย 7 มม. จะอยู่ที่ประมาณ 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ) เส้นผ่าศูนย์กลาง 22mil / 10mil …

10 pcb  pcb-design  decoupling-capacitor 

ฉันมีอุปกรณ์ขับเคลื่อน USB ที่มี IC หลายตัว จากสิ่งที่ฉันได้อ่านมันเป็นวิธีปฏิบัติมาตรฐานในการใช้การผสมผสานของตัวเก็บประจุหลายช่วงเพื่อแยกชิ้นส่วน IC แต่ละตัวด้วยขนาดที่เล็กที่สุดใกล้เคียงที่สุดและตัวเก็บประจุขนาดใหญ่ที่อยู่ไม่ไกล อย่างไรก็ตามฉันวิ่งเข้าไปในภาวะที่กลืนไม่เข้าคายไม่ออก: จากแหล่งข้อมูลนี้ความจุการแยกตัวสูงสุดที่อนุญาตสำหรับอุปกรณ์ USB คือ 10uF ด้วย IC หลายตัวทุกตัวมีการรวมกันของ 0.1uF และ 2.2uF / 4.7uF ตัวเก็บประจุตัวแยกส่วนฉันเลยเกินขีด จำกัด นี้ได้อย่างง่ายดายเพราะพวกมันทั้งหมดอยู่ในแนวขนาน ทางออกเดียวที่ฉันคิดได้ก็คือการลด / กำจัดตัวเก็บประจุแยกที่ใหญ่กว่าและ / หรือพยายามที่จะรวมตัวเก็บประจุตัวแยกสลายขนาดใหญ่ของ IC สองสามตัวพร้อมกัน ในใจของฉันไม่ได้แก้ปัญหาเหล่านี้ดูเหมือนจะเหมาะ โครงร่าง decoupling ที่แนะนำสำหรับ IC หลายตัวบนอุปกรณ์ขับเคลื่อน USB คืออะไร? การใช้พลังงานตามทฤษฎีของ IC ทั้งหมดที่ใช้งานยังต่ำกว่าขีด จำกัด ที่สามารถจ่ายผ่าน USB 2.0

10 usb  decoupling-capacitor 

ฉันกำลังใช้ตัวจับเวลา 555 สำหรับเซ็นเซอร์ความถี่ / ตัวนับ (16 บิต) มันทำงานโดยการนับจำนวนพัลส์ที่อ่านในเวลาตัวอย่าง 125 มิลลิวินาทีที่กำหนดโดยตัวจับเวลา 555 รีเซ็ต & ซ้ำ ... ฉันใช้ตัวตั้งเวลาในการทำงานที่เหมาะสม TH (time pulse high) คือการสุ่มสัญญาณ ON เวลานี้ถูกตั้งค่าและตัดแต่ง (ช่วงการปรับ +/- 5%) ด้วย POT คุณภาพสูง TL (เวลาพัลส์ต่ำ) ขอบที่ล้มลงเริ่มต้น data-latch read -> จากนั้นเป็นการดำเนินการรีเซ็ตตัวนับ ตอนนี้ฉันมีมันบนกระดานขนมปัง ฉันกำลังสร้าง PCB สำหรับการออกแบบขั้นสุดท้ายและฉันต้องการขจัดปัญหาต่อไปนี้สำหรับการออกแบบ PCB นี่คือปัญหา: ความถี่ที่วัดได้นั้นไม่เสถียรสุด (+/- ~ 3Hz @ 25kHz) และใช้เวลาสักครู่ในการชำระ ฉันคิดว่าเป็นเพราะเวลาตัวอย่างได้รับผลกระทบจากเสียงบนรถไฟ …

10 pcb-design  noise  555  decoupling-capacitor 

ว่าหลักฐานในคำถามที่ดูเหมือนว่าจะสามารถดูได้จากแหล่งต่าง ๆ รวมไปถึง: การเปรียบเทียบเอกสารข้อมูลของโคลนต่างๆของ LM317 และ LM337 (มากเกินไปที่จะแสดง แต่โดยทั่วไปแล้วเอกสารข้อมูลทางเทคนิคสำหรับหลังแนะนำให้แยกส่วนเพิ่มเติมในอินพุต, เกี่ยวกับลำดับความสำคัญมากกว่าอดีตเช่นแผ่นข้อมูลของ TI สำหรับ LM317แนะนำอินพุต 0.1uF / บายพาสอุปทานในขณะที่หนึ่งสำหรับ LM337แนะนำ 1uF สำหรับเดียวกัน) ที่เกี่ยวข้องกับข้างต้นแผ่นข้อมูล TI สำหรับ uA78xxมีแผนผังแหล่งจ่ายไฟแบบแยกซึ่ง decoupling สำหรับตัวควบคุมเชิงบวกน้อยกว่าค่าลบ นี่คือการทำซ้ำด้านล่าง analog appnote MT-101แสดง PSRR ที่แย่กว่าสำหรับพินเชิงลบมากกว่าพินบวก: ดังนั้นคำถามคือทำไมความไม่สมดุลนี้มักเกิดขึ้น

10 power-supply  decoupling-capacitor 

ฉันกำลังออกแบบเลย์เอาต์ PCB ด้วย ATmega328 + NRF24 ฉันรู้ดีว่าต้องการแคป decoupling อย่างสมบูรณ์ C1 และ C2 ในภาพของฉัน ปัญหาของฉันคือการติดตาม: VCC มาจากแบตเตอรี่ (พร้อม 0.1 µF ในแบบคู่ขนาน) คุณทราบว่า VCC cross C1 (1206 ceramic 0.1 µF) และไปที่ pin 20 จาก C1 VCC ไปที่ pin 7 และจาก pin 7 บนตัวเก็บประจุ decoupler ตัวอื่น (C2, อีกครั้ง 1206 ceramic 0.1 µF) ถูกต้องหรือฉันต้องการหาร …

9 pcb  decoupling-capacitor