คำถามติดแท็ก layout

ไอซีจำนวนมากผลิตในแพ็คเกจที่มีพินมากกว่าที่รองรับ ยกตัวอย่างเช่น LM317 ในแพคเกจ SO8 นั้นมี 4 V OUTหมุดและ 2 N / C (การเชื่อมต่อไม่ได้)หมุด ฉันมักต้องการเรียกใช้การสืบค้นกลับผ่านหมุด N / C เพื่อความสะดวกในการกำหนดเส้นทาง หากมีอยู่มาตรฐานหรือกฎที่ผู้ผลิตต้องปฏิบัติตามเกี่ยวกับคุณสมบัติทางไฟฟ้าของหมุด N / C คืออะไร? หรือฉันต้องขัดแผ่นข้อมูล / ทำการทดสอบของตัวเองทุกครั้งหรือไม่

18 layout  pcb-design 

ฉันได้นำการออกแบบที่ใช้ PCIe มาใช้ มันค่อนข้างแตกต่างกันที่อินเตอร์เฟส PCIe ใช้เป็นช่องทางการสื่อสารแบบชิปต่อชิปบน PCB แผ่นเดียว (เช่นไม่มีคอนเน็กเตอร์ PCIe) รูทอุปกรณ์ที่ซับซ้อนคือ Freescale i.MX6 ซึ่งเป็นไปตามมาตรฐาน PCIe Gen 2 และอุปกรณ์ที่ฉันกำลังสื่อสารด้วยเป็นโมดูล Marvell WiFi ที่เป็นอุปกรณ์ที่รองรับ PCIe Gen 3 มันเป็นอินเทอร์เฟซเลนเดียวที่ทำงานที่ 2.5Gbps ฉันได้ทำการวัดค่าความสมบูรณ์ของสัญญาณโดยการบัดกรีขอบเขตความเร็วสูงด้วยโพรบดิฟเฟอเรนเชียลที่เหมาะสมที่ด้านขวาของแคปอินไลน์ที่แสดงด้านล่าง: สำหรับนาฬิกาแผนภาพตาดูค่อนข้างดี: แต่ข้อมูล TX ไม่มาก: ชิป WiFi มีการยุติการใช้งานบนชิปดังนั้นฉันจึงไม่เชื่อว่าฉันควรจะต้องมีการยกเลิกเพิ่มเติม แต่ฉันอาจผิดไป ฉันพบการลงทะเบียนบางอย่างที่สามารถตั้งค่าภายในโปรเซสเซอร์ i.MX6 สำหรับอุปกรณ์ต่อพ่วง PCIe แต่ฉันไม่แน่ใจว่าสิ่งที่พวกเขาทำจริง ๆ การทดลองและข้อผิดพลาดเล็กน้อยไม่ได้ทำให้ฉันอยู่ไกลมากเช่นกัน ฉันได้ตรวจสอบว่าเลย์เอาต์เป็นไปตามกฎการจัดเส้นทางที่เหมาะสมและ PCB นั้นสร้างขึ้นด้วยอิมพีแดนซ์ที่ถูกต้อง เห็นได้ชัดว่าฉันมีความกระวนกระวายใจบางอย่างในระบบ แต่มันก็ดูเหมือนว่าฉันมีปัญหาสะท้อนหรือไม่เน้น ฉันหวังว่าจะมีใครบางคนสามารถอธิบายสิ่งที่พวกเขาเห็นว่าผิดปกติด้วยตาของฉันและ / หรือแนะนำวิธีแก้ไขบางอย่าง …

18 layout  signal-integrity  pcie  high-speed 

ฉันกำลังมองหาการออกแบบบอร์ดสำหรับแอปพลิเคชั่นหุ่นยนต์ที่กำลังจะหมุนอย่างรวดเร็วและสงสัยว่ามีสิ่งใดที่ต้องคำนึงถึงเป็นพิเศษหรือไม่ มันจะอยู่ใน ballpark ที่ 6,000 รอบต่อนาทีพร้อมกับขอบของบอร์ด 50 มม. จากศูนย์กลาง นั่นคือการเร่งความเร็วคงที่ประมาณ 2,000 กรัมพร้อมแรงกระแทกสองสามครั้ง ถ้าฉันตกใจที่ติดบอร์ดนั่นจะช่วยลดความเร่งอย่างกะทันหัน แต่ไม่ใช่การหมุน สิ่งที่ฉันควรทำแตกต่างจากการออกแบบ PCB ปกติ? จะผ่านรูได้ดีกว่าที่ยึดผิวหรือไม่ ฉันควรจะปรับทิศทางบอร์ดอย่างไรเพื่อให้การเร่งความเร็วขนานกับบอร์ด (ดีกว่า) หรือตั้งฉากได้? ฉันควรจัดวางองค์ประกอบทางใด การเคลือบหรือการเคลือบแบบสม่ำเสมอจะเป็นความคิดที่ดีหรือไม่ ฉันไม่ต้องการทั้งสำหรับการซ่อมแซมและเนื่องจากน้ำหนัก การเร่งความเร็วชนิดใดที่คอมโพเนนต์ภายในจะเริ่มแตกหัก นอกจากนี้อาจเป็นสิ่งที่ผิดที่จะถามสิ่งนี้ แต่อะไรคือทิศทางที่ดีที่สุดสำหรับแบตเตอรี่ลิเธียมโพลิเมอร์ในสภาพแวดล้อมนี้?

17 pcb-design  layout 

ฉันกำลังคิดที่จะรวมแหล่งจ่ายไฟแบบสวิตชิ่ง (ครั้งแรกของฉัน) โดยใช้บางอย่างเช่นLT1076-5หรือไอซีคอนโทรลเลอร์LM2576 ไอซีเหล่านี้มีจำนวนชิ้นส่วนภายนอกต่ำและความถี่สวิตชิ่งค่อนข้างต่ำ (56kHz-100kHz) การใช้เวลาอ่านเอกสารข้อมูลเกี่ยวกับตัวควบคุมไอซีนั้นชัดเจนสำหรับฉันว่าตำแหน่งองค์ประกอบบางอย่างมีความสำคัญต่อการออกแบบ ฉันสงสัยว่าถ้าเป็นแนะนำหรือเป็นไปได้ที่จะสร้างและทดสอบพาวเวอร์ซัพพลายบนเขียงหั่นขนมจากนั้นก็ย้ายไปที่โปรโตบอร์ดรูปแบบเขียงหั่นขนม ถ้าฉันไม่ต้องการประสิทธิภาพที่สูงเป็นพิเศษ (สวิตช์ใด ๆ ต้องดีกว่าเส้นตรงเมื่อลด ~ 35V ใช่ไหม) มันสร้างความแตกต่างใช่มั้ย หรือมีแนวโน้มที่จะไม่ทำงานเลยเหรอ?

17 power-supply  breadboard  layout 

ฉันกำลังพัฒนา PCB สำหรับแอปพลิเคชันตรวจจับแบบอะนาล็อก มันใช้ ADC ภายในบน PSoC3 ตามปกติแอปพลิเคชั่นมีพื้นที่ จำกัดมาก (11 มม. x 21 มม.) ดังนั้นฉันต้องประนีประนอมกับเลย์เอาต์ PCB ซึ่งฉันจะไม่ทำบน PCB ที่มีขนาดใหญ่กว่า บอร์ดนี้ได้รับการควบคุมโดย 6v และมีตัวควบคุมเชิงเส้น 5v สองตัว MCP1702สำหรับการจัดหาดิจิตอลและMIC5205สำหรับการจัดหาอะนาล็อก บอร์ดกำลังตรวจจับเซ็นเซอร์เอฟเฟกต์ฮอลล์A1324ห้าตัว สัญญาณเอาต์พุตเอฟเฟกต์ Hall แต่ละตัวจะถูกกรองโดยตัวกรอง RC ขนาด 100nF + 1k เซ็นเซอร์หนึ่งอยู่บน PCB (ด้านล่างขวา) ส่วนปลั๊กอีก 4 ตัวเข้ากับช่องเสียบ 6-pin ทางขวามือ ชิพทำหน้าที่เป็นทาส SPI แต่มีการสุ่มตัวอย่าง ADC ระหว่างธุรกรรม SPI เสมอดังนั้น SPI …

16 adc  analog  pcb-design  layout  psoc 

ฉันออกแบบวงจรความเร็วต่ำสำหรับไมโครคอนโทรลเลอร์และเช่น (ปกติจะน้อยกว่า 20 MHz) และตอนนี้ฉันเริ่มต้นใช้งานวงจรความเร็วสูงเพิ่มขึ้น สิ่งที่ฉันอยากรู้คือ: ต้องคำนึงถึงอะไรในการติดตามในวงจรความเร็วสูง ฉันต้องจับคู่ความต้านทานแต่ละบรรทัดระหว่างอุปกรณ์ความเร็วสูงสองเครื่องหรือไม่ ร่องรอยทั้งหมดต้องมีความยาวเท่ากันหรือไม่ มีการอ้างอิงที่ดีสำหรับกฎเหล่านี้หรือไม่? สามารถทำได้โดยใช้เครื่องมือออกแบบวงจรโอเพ่นซอร์ส ( gEDAและ บริษัท )?

16 layout  impedance  trace  high-frequency 

ฉันเป็นคนอดิเรกที่ทำงานในโครงการ DC เป็นส่วนใหญ่ สำหรับการพัฒนาและการทดสอบฉันใช้ breadboards และต่อมาเป็นกระดานแบบมีรู โครงการของฉันมีจำนวนน้อย: Arduino Nano / Pro Mini + ไม่กี่ไอซี ผลงานทั้งหมดของฉันนั้นไม่ซ้ำใครและการสร้าง PCB ไม่เป็นปัญหาสำหรับฉัน ฉันใช้ไอซีและฟิสิคัลบอร์ดเพื่อทดสอบการจัดวางองค์ประกอบบนบอร์ด ฉันมี Fritzing แต่มันไม่ได้ขึ้นอยู่กับภารกิจในการวางแผนเลย์เอาต์ทางกายภาพ มันเป็นเหมือนวิสัยทัศน์ในอุดมคติของวงจรที่ลวดไม่มีความหนาและทุกอย่างลงตัวในเมทริกซ์ ปัญหาของฉันคือบางครั้งฉันวาดภาพตัวเองในมุม: หลังจากบัดกรีบางสิ่งฉันพบพินถัดไปที่ฝังอยู่ใต้สายไฟและส่วนประกอบอื่น ๆ ไม่มีทางที่จะประสานอะไรเลย ฉันค้นหาคำแนะนำแล้วไม่พบเลย โฟลว์ของคุณทำงานอย่างไร คุณจะทำสิ่งเหล่านี้ได้อย่างไร ที่นี่คำถามบางอย่าง: บัดกรีส่วนประกอบทั้งหมดก่อนและต่อสายภายหลังไหม? ต่อสายแต่ละส่วนประกอบโดยตรงกับ Vcc, Gnd และสัญญาณที่ใช้ร่วมกันหรือใช้ราง ? วิธีการจัดวางสำหรับการเปลี่ยนแปลง? บางทีฉันอาจจำเป็นต้องเพิ่มบางสิ่งในอนาคต

15 circuit-design  layout  breadboard 

สำหรับฉันไม่ต้องสงสัยเลยว่าหนึ่งในงานที่ต้องใช้เวลามากที่สุดเมื่อพูดถึงการสร้างบอร์ดใหม่กำลังเริ่มจาก ratsnest ไปจนถึงเลย์เอาต์สุดท้าย ฉันต้องยอมรับว่าฉันไม่ใช่ผู้เชี่ยวชาญ แต่สำหรับฉันมันใช้เวลาหลายวันและฉันจะไม่สามารถทำได้โดยไม่ได้รับความช่วยเหลือจาก Kicad แม้แต่กับวงจรที่ซับซ้อนเล็กน้อย มันจะน่าสนใจมากสำหรับฉันที่จะรู้ว่ามันเป็นจุดเริ่มต้นเมื่อซอฟต์แวร์ EDA (การออกแบบอัตโนมัติทางอิเล็กทรอนิกส์) ไม่มีอยู่เลย เทคนิคใดที่เป็นเครื่องมือ ฉันมั่นใจว่าควรเรียนรู้วิธีทำคณิตศาสตร์ด้วยกระดาษและดินสอก่อนใช้เครื่องคิดเลขนี่คือสาเหตุที่ฉันถาม

14 layout  eda 

ฉันกำลังดูการรวมตัวแปลงบั๊กเพื่อจ่ายกำลังไมโครคอนโทรลเลอร์ 3.3V และฉันใช้ Power Designer ของ TI เพื่อสร้างโครงร่างที่แนะนำสำหรับพารามิเตอร์ของฉัน ฉันสังเกตเห็นว่าระนาบทองแดงนั้นค่อนข้างใหญ่เมื่อเทียบกับรอยเท้าของส่วนประกอบที่เกี่ยวข้อง ฉันเข้าใจถึงคุณค่าของการมีระนาบสำหรับพื้นเนื่องจากเป็นจุดอ้างอิงทั่วไป แต่ทำไมถึงมีพื้นที่ขนาดใหญ่สำหรับการเชื่อมต่ออื่น ๆ มันเป็นเพราะการกระจายความร้อนหรือเหตุผลอื่น ๆ ? (หรือฉันเข้าใจบางอย่างเกี่ยวกับวิธีการอ่านแผนภาพ)

13 switch-mode-power-supply  layout 

ฉันกำลังวางสายข้อมูล USB บนบอร์ดของฉันในขณะนี้และฉันแค่พยายามเข้าใจว่าการออกแบบของฉันดีแค่ไหน นี่คือรายการ: บอร์ด 4 เลเยอร์ (จากด้านบน: สัญญาณ, กราวด์, เครื่องบินกำลังแยก, สัญญาณ) ทองแดงภายในคือ 0.5oz, ทองแดงภายนอกคือ 1 ออนซ์ พรีเพรกระหว่างฟอยด์ภายนอกและแกนกลางหนา 7.8 มิล การติดตามคือ 10 ล้านโดยมีระยะห่างของคู่ต่างกันที่ 9.7 ล้าน ความยาวการติดตามของพิน MCU ไปจนถึงตัวพิมพ์ใหญ่แบบขนานมีค่าประมาณ 0.23 นิ้ว ฉันวางแผนที่จะมีขั้วต่อ USB ที่ปิดผนึกไว้ในกล่องหุ้มอุปกรณ์ของฉัน ตัวเชื่อมต่อที่ฉันเลือกมีการจัดเรียงส่วนหัวแนวตั้งดังนั้นฉันจะมีบอร์ดที่ฉันบัดกรีขั้วต่อไปและระหว่างนั้นกับบอร์ดหลักจะมีสายจัมเปอร์ เท่าที่ความต้านทานแตกต่างตามรายละเอียดข้างต้นฉันคิดว่าฉันควรจะลงจอดที่ไหนสักแห่งในพื้นที่ 91 - 92 โอห์ม ได้รับร่องรอยไม่ได้เว้นระยะเท่ากันตลอดเวลาตั้งแต่วิ่งผ่านแคปแบบขนานและตัวต้านทานอนุกรมก่อนที่จะกดที่ตัวเชื่อมต่อ ... แต่ฉันพยายามอย่างที่สุดเท่าที่จะทำได้ นี่เป็นช็อตของเลย์เอาต์ของบอร์ดป่านนี้: มันมีลักษณะอย่างไร ความยาวแตกต่างกันระหว่างคู่ของร่องรอยต่ำกว่า 5 ล้าน สิ่งที่ฉันเป็นห่วงคืออาจทำให้สิ่งต่าง ๆ ที่เกิดจากอิมพีแดนซ์นี้แตกต่างกันไป …

13 pcb  usb  pcb-design  layout  differential 

ฉันกำลังทำงานกับการออกแบบอีเธอร์เน็ตที่ขับเคลื่อนด้วยแจ็ค DC และฉันได้ดาวน์โหลดแนวทางโครงร่างอีเธอร์เน็ตจากผู้จำหน่ายกึ่งจำนวนมากพร้อมคำแนะนำที่แตกต่างกัน ฉันได้อ่านบันทึกการตรวจสอบที่แนะนำเกือบทุกตำแหน่งที่เป็นไปได้ของตัวต้านทานการเลิกจ้างที่เป็นไปได้ การวางตัวต้านทานการเลิกจ้างที่ PHY ที่ Magnetics, TX ที่ PHY และ RX ที่สนามแม่เหล็กและวีซ่าในทางกลับกัน คนที่ได้รับความนิยมมากที่สุดดูเหมือนจะอยู่ที่ PHY และสิ่งนี้ดูเหมือนจะสมเหตุสมผลที่สุด อีเธอร์เน็ตใช้คู่ที่ต่างกันอย่างสมดุลซึ่งโดยทั่วไปแล้วจะสิ้นสุดที่ปลายสุดเพื่อกรองสัญญาณรบกวนในโหมดทั่วไปที่ส่งไปยังสายส่งและร่องรอย RX / TX บนกระดานเป็นส่วนหนึ่งของสายส่ง (สิ่งเหล่านี้ทำงานที่ความต้านทาน 100 โอห์ม ตรงกับความต้านทานของสายเคเบิล CAT5) ข้อโต้แย้งอื่น ๆ ที่นี่คือสิ่งที่จะทำอย่างไรกับระนาบพื้น หากนี่ไม่ใช่แอปแจ็ค DC ขับเคลื่อนชีวิตของฉันจะง่ายขึ้น บันทึกย่อของแอพจำนวนมากไม่แนะนำให้ใช้ระนาบกราวด์ภายใต้สนามแม่เหล็ก (ซึ่งสร้างไว้ในตัวเชื่อมต่อ RJ45 ในกรณีของฉัน) เพื่อหลีกเลี่ยงการเชื่อมต่อเข้ากับระนาบกราวด์ แต่ ... นั่นคือสิ่งที่ฉันต้องการ การมีเพศสัมพันธ์ที่ดีขึ้นในระนาบกราวด์จากนั้นเข้าสู่เสาอากาศทดสอบความสอดคล้อง! ระนาบกราวด์ใต้แจ็คจะช่วยปิดกล่องโลหะรอบ ๆ ตัวเชื่อมต่อที่เหลือ ฉันได้อ่านตัวอย่างประวัติอย่างน้อยหนึ่งตัวอย่างบนเน็ตที่อ้างถึงประสิทธิภาพการฉายรังสีที่ดีขึ้นด้วยระนาบกราวด์ทึบในแอปพลิเคชันแจ็ค DC ซึ่งตรงข้ามกับระนาบอีเทอร์เน็ตแยกต่างหากที่เชื่อมโยงกับแคป ดังนั้น ... …

13 pcb  ethernet  layout 

ฉันต้องการออกแบบ PCB สำหรับคอนโทรลเลอร์ลูปอะนาล็อก .. มี A / D, D / A และโปรเซสเซอร์บนบอร์ด (ทั้ง DSP หรือ FPGA ฉันยังไม่ได้ตัดสินใจ) เนื่องจากสิ่งนี้ควรปรับสัญญาณอะนาล็อกที่ 10 kHz จึงต้องมีโปรเซสเซอร์ที่รวดเร็ว จากสิ่งที่ฉันเข้าใจการออกแบบบอร์ดสำหรับโปรเซสเซอร์ที่ใช้งานสูงกว่า 150 MHz หรืออาจเป็นเรื่องที่ท้าทายมากเนื่องจากปัญหาเรื่อง RF คุณมีคำแนะนำอะไรบ้างในการออกแบบบอร์ดเช่นนี้? ปัญหาใดที่เกิดจากการจัดวางสามารถเกิดขึ้นได้? มีแหล่งข้อมูลออนไลน์ที่ดีที่มีฐานความรู้สำหรับเรื่องนี้หรือไม่? ขอบคุณ

13 board  layout  pcb 

ฉันออกแบบ PCB พร้อมไมโครคอนโทรลเลอร์, CAN ตัวรับส่งสัญญาณ, เซ็นเซอร์ (I2C) และตัวควบคุมเชิงเส้น ฉันต้องการทำให้ PCB มีขนาดเล็กที่สุดเท่าที่จะเป็นไปได้ดังนั้นความคิดของฉันจึงต้องใช้ทั้งสองด้านของเลเยอร์สองชั้นซ้อนกัน ฉันไม่เคยทำแบบนี้มาก่อนใช้เพียงด้านเดียวของบอร์ดเพื่อทำส่วนประกอบ ข้อกังวลหลักของฉันคือฉันควรหลีกเลี่ยงการถอยกลับ? ตัวอย่างเช่นฉันคาดเดาว่าจะเป็นทางเลือกที่ดีที่จะวางเครื่องควบคุมเชิงเส้นไว้ด้านหลังไมโครคอนโทรลเลอร์ ฉันควรหลีกเลี่ยงสายสื่อสาร (I2C UART CAN) ข้ามหรือไม่

13 pcb  layout  manufacturing 

ฉันกำลังออกแบบบอร์ดลูกสาวสำหรับโครงการ มีหมุด I / O 35 ตัวที่ต้องไปที่บอร์ด ฉันจะกำหนดจำนวนพินกราวน์และพินกำลังที่จะรวมได้อย่างไร ฉันจะกำหนดตำแหน่งของพินเหล่านั้นได้ตลอดตัวเชื่อมต่อได้อย่างไร ฉันรู้ว่าสิ่งนี้จะไม่ดีอย่างที่ฉันบอก: P IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO G G IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO ฉันคาดเดาบางสิ่งเช่นนี้ไม่ได้ดีกว่า: P …

12 power  connector  ground  layout  pins 

สำหรับบอร์ด 2 เลเยอร์เล็ก ๆ สองสามตัวที่ฉันทำฉันใช้เลเยอร์บนสุดสำหรับชิ้นส่วนและสัญญาณและพื้นดินเทลงบนเลเยอร์ด้านล่างโดยไม่มีร่องรอยสั้นหรือสั้นมากขึ้นอยู่กับความคิดเห็นและคำตอบสำหรับคำถามก่อนหน้าของฉัน เนื่องจากเลเยอร์บนสุดถูกสับด้วยเกาะจำนวนมากซึ่งทำให้มันไร้ประโยชน์จริงและฉันก็พยายามลดการวนรอบปัจจุบันระหว่างไอซีและตัวแยกแคป (ถ้าฉันออกจากชั้นบนสุดมันจะเชื่อมต่อกับแคป และพินกราวด์แยกจากกันและไม่ใช่จุดเดียว) ดังนั้นฉันจึงตัดสินใจไม่ใช้ทองแดงเทลงบนเลเยอร์ด้านบนเลยด้วยเหตุผลดังกล่าว ปัญหาด้วยวิธีนี้คือด้านการผลิตของสิ่งต่าง ๆ ถ้าฉันเข้าใจถูกต้องวัสดุ FR4 สามารถห่อถ้าทองแดงทั้งสองด้านของ PCB ไม่เท่ากัน (แม้ว่าฉันไม่เข้าใจว่าทำไมมันถึงไม่เกิดขึ้นกับบอร์ดแบบ 4 เลเยอร์ทั่วไป stack-up sig-gnd-vcc-sig) ดังนั้นฉันกลับไปที่ที่ฉันเริ่ม ฉันกลับไปที่การทำวิจัยจำนวนมาก แต่ก็ยังหาคำตอบไม่ได้และฉันไม่สามารถตัดสินใจได้ว่าจะทำอะไร นี่คือบอร์ดตัวอย่างหนึ่งอันทางด้านขวาโดยไม่มีทองแดงด้านบนเท อัปเดต:ตามความคิดเห็นของคุณฉันได้แก้ไขกระดานเพื่อหลีกเลี่ยงการทำลายพื้นดินให้มากที่สุดเท่าที่จะเป็นไปได้ แต่ก็ยังไม่สามารถตัดสินใจได้ในชั้นบนสุด

12 pcb  layout  emc  copper