คำถามติดแท็ก flipflop

ความแตกต่างระหว่างสลักและฟล็อปฟลิปคืออะไร สิ่งที่ฉันคิดคือกลอนนั้นเปรียบได้กับฟลิปฟล็อปเนื่องจากมันใช้เพื่อเก็บบิตและก็เท่ากับรีจิสเตอร์ที่ใช้ในการเก็บข้อมูล แต่หลังจากอ่านบทความบนอินเทอร์เน็ตฉันพบความแตกต่างระหว่างแลตช์และฟลิปฟลอปจากการทำงานของขอบที่เรียกและการทำงานที่ละเอียดอ่อนระดับ? นั่นหมายความว่าอย่างไร? ฟลิปฟล็อปเหมือนกับสลักหรือไม่?

51 digital-logic  flipflop  latch 

ในแผนภาพวงจรลอจิกฉันได้เห็นอนุสัญญาต่าง ๆ สำหรับการตั้งชื่ออินพุตและเอาต์พุตของประตูลอจิกและวงจร combinatorial แต่องค์ประกอบ stateful เช่นสลักและ flip-flop มักจะมี "รัฐ" ของพวกเขาเรียกว่า Q. ฉันสงสัยว่ามีการเชื่อมต่อกับนามธรรมจำกัด -State เครื่องจากวิชาวิทยาการคอมพิวเตอร์ที่ "รัฐ" มักจะถูกตั้งข้อสังเกต Q เช่นกัน (ดังนั้นฉันถาม พวกเขาด้วย :-) แต่ทำไมผู้คนถึงเลือกจดหมายฉบับนี้?

29 flipflop  state-machines 

ดูเหมือนจะมีคำจำกัดความที่แตกต่างกันหลายประการของ flip-flop และสลักออกมาซึ่งบางอันก็ขัดแย้งกัน หนังสือวิทยาศาสตร์คอมพิวเตอร์สำหรับหลักสูตรที่ฉันสอนอาจเป็นเรื่องที่สับสนมากที่สุด (อันที่จริงฉันมีความเชื่อน้อยในหนังสือเพราะมันผิดธรรมดาในหลาย ๆ ที่) ฉันพอใจกับการทำงานของสลัก (SR, gated SR, gated D) และความแตกต่างระหว่างระดับที่เรียกใช้และอุปกรณ์ที่ถูกเรียกใช้ขอบอย่างน้อยก็ในแง่ของประตูตรรกะและไดอะแกรมเวลา อย่างไรก็ตามฉันยังคงมองหาคำจำกัดความสั้น ๆ ของ flip flop และสลัก นี่คือสิ่งที่ฉันเชื่อว่า: “ ฟลิปฟล็อปเป็นอุปกรณ์ที่มีความเสถียรสูงที่สามารถเรียกเก็บได้ 1 บิต” “ สลักเป็นระดับที่เรียกอุปกรณ์ bi-stable ที่สามารถเก็บ 1 บิต” ฉันได้ดูที่โพสต์ก่อนหน้าในเว็บไซต์นี้เกี่ยวกับเรื่องนี้และในฐานะที่เป็น enlightening เหมือนพวกเขาฉันยังคงมองหาบางสิ่งที่ชัดเจน ความเข้าใจปัจจุบันของฉันที่ฉันต้องการตรวจสอบอยู่ในแผนภาพด้านล่าง ... เคียงข้างกันคือสิ่งที่ฉันเข้าใจว่าการใช้งานสองระดับของทริกเกอร์ระดับ gated D latch ด้านล่างนี้เป็นตัวตรวจจับขอบบวกในช่วงเวลาสั้น ๆ เมื่อไม่ได้ตอบกลับไปยังอินพุตของการเปลี่ยนแปลงจากต่ำไปสูงคือขอบที่เพิ่มขึ้น (สีแดงคือ 1 สีน้ำเงินคือ 0) ในแผนภาพล่าสุดตัวตรวจจับขอบได้รับการติดตั้งเข้ากับสลัก D วันที่และนี่คือสิ่งที่ทำให้มันเป็นฟลิปฟล็อป …

25 digital-logic  circuit-analysis  memory  flipflop  latch 

เนื่องจากการสื่อสารแบบซีเรียลแบบอะซิงโครนัสแพร่กระจายอย่างกว้างขวางในอุปกรณ์อิเล็กทรอนิกส์ทุกวันนี้ฉันเชื่อว่าพวกเราหลายคนได้พบคำถามเช่นนี้เป็นครั้งคราว พิจารณาอุปกรณ์อิเล็กทรอนิกส์Dและคอมพิวเตอร์PCที่เชื่อมต่อกับสายอนุกรม (RS-232 หรือคล้ายกัน) และจำเป็นต้องมีการแลกเปลี่ยนข้อมูลอย่างต่อเนื่อง Ie PCกำลังส่งเฟรมคำสั่งแต่ละเฟรมX msและDกำลังตอบกลับด้วยรายงานสถานะ / เฟรม telemetry แต่ละรายการY ms(สามารถส่งรายงานเป็นการตอบสนองต่อคำขอหรือเป็นอิสระ - ไม่สำคัญเลยที่นี่) กรอบการสื่อสารสามารถมีข้อมูลไบนารีใด ๆ โดยพลการ สมมติว่าเฟรมการสื่อสารเป็นแพ็กเก็ตที่มีความยาวคงที่ ปัญหา: เนื่องจากโปรโตคอลมีความต่อเนื่องด้านการรับอาจหลุดการซิงโครไนซ์หรือเพียงแค่ "เข้าร่วม" ที่อยู่ตรงกลางของเฟรมที่ส่งต่อเนื่องดังนั้นมันจะไม่รู้ว่าจุดเริ่มต้นของเฟรม (SOF) นั้นอยู่ที่ไหน ข้อมูลมีความหมายที่แตกต่างกันไปตามตำแหน่งของ SOF ข้อมูลที่ได้รับจะเสียหายและอาจเกิดขึ้นตลอดไป ทางออกที่ต้องการ รูปแบบการลด / ประสานที่เชื่อถือได้ในการตรวจจับ SOF ด้วยเวลาการกู้คืนสั้น ๆ (เช่นไม่ควรใช้เวลามากกว่านั้นพูด 1 เฟรมเพื่อซิงโครไนซ์อีกครั้ง) เทคนิคที่มีอยู่ฉันรู้ (และใช้บางส่วน) ของ: 1) ส่วนหัว / การตรวจสอบ - SOF เป็นค่าไบต์ที่กำหนดไว้ล่วงหน้า ตรวจสอบผลรวมในตอนท้ายของเฟรม จุดเด่น:เรียบง่าย …

24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

คำถาม: เมื่อใช้สลักดีกว่ารองเท้าแตะใน FPGA ที่รองรับทั้งสองอย่าง? พื้นหลัง: เป็นหลักการที่รู้จักกันดีว่าควรหลีกเลี่ยงการใช้สลักแบบโปร่งใสระดับความอ่อนไหวใน FPGAs และควรใช้เฉพาะแผ่นฟลิปที่มีความไวต่อขอบ สถาปัตยกรรม FPGA ส่วนใหญ่สนับสนุนทั้งสลักและ flip-flop คำแนะนำทั่วไป - จากผู้จำหน่าย FPGA คือการระวังสลักหรือไม่ใช้สลัก ฯลฯ มีเหตุผลที่ดีมากสำหรับคำแนะนำนี้รายละเอียดซึ่งเป็นที่รู้จักกันดี อย่างไรก็ตามคำแนะนำส่วนใหญ่จะใช้ถ้อยคำ "อย่าใช้สลักเว้นแต่คุณจะรู้ว่าคุณต้องการใช้มัน" ฉันเป็นนักออกแบบ FPGA ที่มีประสบการณ์และหลายปีที่ผ่านมาทุกครั้งที่ฉันคิดว่าฉันรู้ว่าฉันจำเป็นต้องใช้สลักการตระหนักได้อย่างรวดเร็วว่ามีวิธีที่ดีกว่าในการทำรองเท้าแตะ ฉันสนใจที่จะฟังตัวอย่างของการใช้สลักเมื่อดีกว่ามาก โน๊ตสำคัญ: Latches vs. flip-flop มักทำให้ผู้คนโกรธ ฉันสนใจคำตอบของคำถามเท่านั้น คำตอบที่อธิบายความแตกต่างระหว่างสลักและฟลิปฟล็อปเหตุผลที่อธิบายอย่างกว้างขวางในการใช้ไม่ใช้แลตช์อธิบายรายละเอียดว่าเหตุใดฟลิปฟลิปดีกว่าแลตช์

20 fpga  flipflop 

ฉันพยายามทำความเข้าใจ Flip Flops & Latches ฉันอ่านจากหนังสือ Digital Logic โดย Morris Mano สิ่งหนึ่งที่ฉันไม่สามารถเข้าใจได้คือเหตุผลที่เราเฝ้าดูรองเท้าแตะ ฉันเข้าใจว่าทำไมเราถึงต้องการ 'เปิดใช้งาน' หรือสลักแบบมีขอบ แต่การใช้นาฬิกาคืออะไร ฉันไม่สามารถเข้าใจสิ่งนี้ ทำไมเราไม่สามารถเปิดใช้งาน flip-flop ที่จำเป็นและให้อินพุตได้ ในขณะที่เราเปลี่ยนอินพุตเอาต์พุตจะเปลี่ยน เหตุใดเราต้องเปลี่ยนผลลัพธ์ด้วยขอบนาฬิกาที่เพิ่มขึ้นหรือลดลง (ในกรณีที่มีการเปิดใช้งานฟลิปฟล็อป) ความช่วยเหลือใด ๆ เกี่ยวกับเรื่องนี้ชื่นชม

19 digital-logic  flipflop  latch 

ใน D flip flop D หมายถึง DATA ใน SR flip flop S หมายถึง SET และ R หมายถึง RESET ความหมายของ J และ K ของ flip flop คืออะไร?

18 flipflop 

อะไรคือวิธีที่ง่ายที่สุดถูกที่สุดและเล็กที่สุดในการสร้างสวิตช์ชั่วขณะสร้างเอาต์พุตสลับ 2 สถานะ (สวิตช์ล็อคชั่วขณะ)? กล่าวอีกนัยหนึ่งเอาท์พุทต่ำอย่างต่อเนื่องและเมื่อคุณกดปุ่ม / สวิทช์ชั้นเชิงชั่วครู่เอาท์พุทจะเปลี่ยนเป็นสูงอย่างต่อเนื่องและเมื่อคุณกดอีกครั้งมันจะเปลี่ยนกลับไปต่ำ

17 switches  digital-logic  flipflop 

ฉันเข้าใจว่า metastability คืออะไร แต่ไม่เข้าใจว่าการเชื่อมโยง flip flops เข้าด้วยกันช่วยลดสิ่งนี้ได้อย่างไร หากการส่งออกของ flipflop แรกคือ metastable นี้จะได้รับการใช้เป็นอินพุตสำหรับอันที่สอง แต่ฉันไม่เห็นว่าฟลิปฟล็อปที่ 2 จะสามารถทำอะไรกับอินพุตนี้และทำให้มันเสถียร ขอบคุณล่วงหน้า!

15 digital-logic  flipflop  metastability 

ฉันไม่สามารถคาดศีรษะได้ว่า SR Latch ทำงานอย่างไร ดูเหมือนว่าคุณเสียบสายอินพุตจาก R และอีกสายจาก S และคุณควรได้ผลลัพธ์เป็น Q และ Q ′ อย่างไรก็ตามทั้ง R และ S ต้องการอินพุตจากเอาต์พุตของอีกอันและเอาต์พุตของอีกอันนั้นต้องการอินพุตจากเอาต์พุตของอีกอัน ไก่หรือไข่มาก่อนอะไร? เมื่อคุณเสียบวงจรนี้ครั้งแรกมันเริ่มต้นอย่างไร

14 digital-logic  flipflop 

ในแผนภาพนี้ สถานะเริ่มต้นของ Q จะเป็นอย่างไร ตั้งแต่ NOR แรกสำหรับ S และ R ขึ้นอยู่กับผลลัพธ์ก่อนหน้านี้จะต้องมีบางสิ่งบางอย่างสำหรับการทำซ้ำครั้งแรก? หมายเหตุ: ฉันอยู่ในชั้นเรียนตรรกะดิจิตอลปีแรกดังนั้นคำถามนี้สำหรับการใช้งานเชิงทฤษฎี (การสร้างตารางปัญหาการบ้านต่างๆที่ใช้กับ ฯลฯ ) ไม่ใช่การใช้งานจริง สำหรับสิ่งต่างๆเช่น "ถ้า R คือ __ และ S คือ __ Q คืออะไร" สิ่งที่ง่ายเช่นนั้น

14 digital-logic  flipflop 

ในบันทึกการบรรยายของฉันฉันอ่านต่อไปว่า "อย่าปิดประตู" ฉันพยายามค้นหาบนอินเทอร์เน็ต แต่ฉันไม่สามารถหาความหมายที่แท้จริงของวลีนี้ได้

11 flipflop 

ฉันเจอฟล็อปปัดพลิกและฉันได้ลองใช้มันในเครื่องจำลองและใช้ประตูตรรกะจริง แต่ฉันก็ยังไม่แน่ใจว่าฉันเข้าใจกรณีที่ไม่แน่นอนหรือกรณีต้องห้าม S = 1, R = 1 ใน flip flop อย่างถูกต้องหรือไม่ มีใครบอกฉันได้ไหมว่าอะไรกันแน่ โดยวิธีการที่ฉันได้ใช้ 2-input NAND Gates เพื่อใช้ flip flop อะไรคือความแตกต่างระหว่างประตูพลิกของ NAND และประตูพลิกล้มเหลวของ NOR

10 digital-logic  flipflop 

พิจารณาถึงขอบบวกที่เรียกใช้ฟลิปฟล็อป D พร้อมสัญญาณอินพุต X พร้อมเวลาตั้งค่า 20 ns และเวลาพัก 0 ns ผลลัพธ์จะเป็นอย่างไร C คือสัญญาณนาฬิกาที่มีระยะเวลา 40 ns ในช่วงบวกที่ 6 เราจะเห็นว่าข้อมูล (หรือ X) ไม่เสถียรสำหรับ 20 ns (เวลาการตั้งค่า) ก่อนที่มันจะไปจาก 1 ถึง 0 ดังนั้นเอาต์พุตไม่สามารถคาดเดาได้ใช่ไหม เมื่อฉันถามสิ่งนี้กับอาจารย์ของเขาเขาบอกว่าผลลัพธ์ของฟล็อปฟล็อปจะเป็นค่าของอินพุต (X) ก่อน 20 ns ซึ่งเป็น 1 ที่นี่ เขาถูกต้องหรือไม่

9 clock  flipflop  setup