คำถามติดแท็ก digital-logic

นี่คือสิ่งที่ฉันรู้เกี่ยวกับ NPN BJTs (ทรานซิสเตอร์แบบสองขั้วทางแยก): ปัจจุบัน Base-Emitter ขยาย HFE ครั้งที่ Collector-Emitter ดังนั้น Ice = Ibe * HFE Vbeคือแรงดันไฟฟ้าระหว่าง Base-Emitter และเช่นเดียวกับ diode ใด ๆ มักจะอยู่ที่ประมาณ 0,65V Vecแม้ว่าฉันจะจำไม่ได้ ถ้าVbeต่ำกว่าเกณฑ์ขั้นต่ำสุดทรานซิสเตอร์จะเปิดขึ้นและไม่มีกระแสไฟผ่านหน้าสัมผัสใด ๆ (โอเคอาจจะมีกระแสรั่วไหลเล็กน้อย แต่ก็ไม่เกี่ยวข้องกัน) แต่ฉันยังมีคำถาม: ทรานซิสเตอร์ทำงานอย่างไรเมื่ออิ่มตัว ? เป็นไปได้หรือไม่ที่จะให้ทรานซิสเตอร์อยู่ในสถานะเปิดภายใต้เงื่อนไขอื่นที่ไม่ใช่Vbeต่ำกว่าขีด จำกัด ? นอกจากนี้อย่าลังเลที่จะชี้ให้เห็นข้อผิดพลาดใด ๆ ที่ฉันทำในคำถามนี้ คำถามที่เกี่ยวข้อง: ฉันไม่สนใจว่าทรานซิสเตอร์ทำงานอย่างไรฉันจะทำให้ทรานซิสเตอร์ทำงานได้อย่างไร

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

ในแผนภาพนี้ สถานะเริ่มต้นของ Q จะเป็นอย่างไร ตั้งแต่ NOR แรกสำหรับ S และ R ขึ้นอยู่กับผลลัพธ์ก่อนหน้านี้จะต้องมีบางสิ่งบางอย่างสำหรับการทำซ้ำครั้งแรก? หมายเหตุ: ฉันอยู่ในชั้นเรียนตรรกะดิจิตอลปีแรกดังนั้นคำถามนี้สำหรับการใช้งานเชิงทฤษฎี (การสร้างตารางปัญหาการบ้านต่างๆที่ใช้กับ ฯลฯ ) ไม่ใช่การใช้งานจริง สำหรับสิ่งต่างๆเช่น "ถ้า R คือ __ และ S คือ __ Q คืออะไร" สิ่งที่ง่ายเช่นนั้น

14 digital-logic  flipflop 

ทำไมเราต้องใช้ทรานซิสเตอร์เมื่อสร้างORเกต เราจะไม่สามารถบรรลุผลลัพธ์เดียวกันโดยไม่ต้องทรานซิสเตอร์เลยเพียงแค่เข้าร่วมทั้งสองอินพุตและอ่านเอาต์พุต

13 transistors  digital-logic  logic-gates 

ฉันต้องการสร้างคอมพิวเตอร์ที่ง่ายที่สุดเท่าที่จะทำได้ ฉันไม่สนใจเกี่ยวกับความเร็วหรือการจัดเก็บแน่นอนการมีความเร็วช้าและการจัดเก็บข้อมูลต่ำเป็นข้อได้เปรียบอย่างมากเนื่องจากฉันต้องการสร้างมันจากทรานซิสเตอร์ มันจะถูกตั้งโปรแกรมผ่าน Raspberry Pi ซึ่งจะโฮสต์กล้องเพื่อให้คุณสามารถดูการทำงานของนาฬิกาแต่ละรอบได้ (ใช่มันจะทำงานที่ Hz ไม่ใช่ GHz) มันจะเป็นการออกแบบแบบเปิดที่มีจุดประสงค์ให้โรงเรียนสามารถซื้อชิ้นส่วนทำความเข้าใจและปรับปรุงการออกแบบ ดังนั้นงบประมาณทั้งหมดจะต้องอยู่ในระดับต่ำกว่า 400 ปอนด์หรือประมาณ 100 ปอนด์ ฉันค้นคว้ามาหลายปีแล้วและมีความคิดที่ดีสำหรับ CPU (การลงทะเบียนน้อยที่สุด, ไมโครโค้ดในสวิตช์ DIP และการดำเนินการทางตรรกะบิต / การคำนวณทางคณิตศาสตร์เพื่อลดจำนวนทรานซิสเตอร์) สิ่งที่ฉันไม่สามารถหาได้คือวิธีรับหน่วยความจำฉันต้องการ 1024 ถึง 8096 บิต สิ่งที่ดีที่สุดที่ฉันสามารถทำได้คือเครื่องถอดรหัสแบบ 6 บิตสองตัวที่ให้การเข้าถึงตัวเก็บประจุแบบ 64 x 64 กริด ไม่ว่าพวกเขาจะมีการเรียกเก็บเงินในพวกเขาหรือไม่และการอ่านจะช่วยเสริมสถานะนั้น จะไม่มีไฟ LED บนตัวเก็บประจุเนื่องจากการรีเฟรชของ 'DRAM' นี้จะอยู่ในลำดับหรือนาที (ซึ่งเป็นความอัปยศเพราะนี่เป็นเพียงส่วนเดียวที่จะไม่แสดงสถานะ) ความคิดอื่น ๆ รวมถึงเทปไดรฟ์บางรูปแบบ (กลไกเทปขนาดกะทัดรัด: การจัดเก็บที่ดี, ซับซ้อนเกินไป, ไม่ต้องค้นหา), …

13 transistors  digital-logic  components  memory  cpu 

Newbie alert: ฉันไม่ใช่วิศวกรไฟฟ้าและไม่เคยเรียนวิศวกรรมไฟฟ้ามาก่อนดังนั้นโปรดอดทนกับฉันด้วย เมื่อใดก็ตามที่ฉันอ่านเกี่ยวกับความแตกต่างระหว่างสัญญาณดิจิตอลและอนาล็อกกราฟิกเช่นนี้ (หรือคล้ายกับสิ่งนี้) มักจะถูกแนบ: พิจารณาภาพประกอบด้านล่างสักครู่ (สัญญาณดิจิตอล) เพื่อความเข้าใจที่ดีที่สุดของฉันกระแสไฟฟ้ายังคงต่อเนื่องดังนั้นหากเป็นเช่นนั้นไม่มีทางที่มันจะไหลในลักษณะดังกล่าวในสื่อใด ๆ กล่าวอีกนัยหนึ่ง: ไม่มี "คลื่นสี่เหลี่ยม" ดังนั้นสิ่งที่ไม่แสดงให้เห็นว่า? มันเป็นเพียงการตีความเมื่อใดก็ตามที่แรงดันไฟฟ้าผ่านอุปสรรคหรือตกอยู่ภายใต้มัน? หมายความว่าเมื่อแรงดันไฟฟ้าสูงกว่าเกณฑ์ที่เลือกโดยพลการเราพิจารณาว่าเป็น "สูง" แต่ถ้าอย่างนั้นเราจะถือว่ามัน "ต่ำ"? ได้โปรดฉันรู้ว่ามันเป็นไปไม่ได้เสมอไป แต่พยายามตอบด้วยวิธีที่คนธรรมดาจะเข้าใจ

13 digital-logic  analog  signal 

ฉันได้อ่านในสถานที่ต่าง ๆ ที่ต้องการประตู NAND มากกว่าประตู NOR ในอุตสาหกรรม เหตุผลที่ให้ออนไลน์พูดว่า: NAND มีความล่าช้าน้อยกว่า Nor เนื่องจาก NAND PMOS (ขนาด 2 และขนาน) เมื่อเปรียบเทียบกับ NOR PMOS (ขนาด 4 ในซีรีย์) ตามความเข้าใจของฉันล่าช้าจะเหมือนกัน นี่คือวิธีที่ฉันคิดว่ามันใช้งานได้: การหน่วงเวลาสัมบูรณ์ (Dabs) = t (gh + p) g = ความพยายามเชิงตรรกะ h = ความพยายามทางไฟฟ้า p = ความล่าช้าของกาฝาก t = delay unit ซึ่งเป็นเทคโนโลยีคงที่ สำหรับประตู NAND และ NOR …

13 digital-logic  delay 

ฉันได้พบกับสถานการณ์ที่ผิดปกติซึ่งฉันต้องการประตู XOR ที่จะทำงานได้อย่างน่าเชื่อถือเมื่อนำเสนอด้วยอินพุตคลื่นสี่เหลี่ยมที่มีความถี่ระหว่าง 2 ถึง 3 GHz ฉันรู้ว่าซีพียูเดสก์ท็อปมีลอจิกเกตที่สามารถทำงานได้ที่ความเร็วเหล่านี้ แต่ฉันไม่ทราบว่ามี IC ตัวใดที่จะทำสิ่งนี้ ฉันควรพยายามสร้างประตูออกจากทรานซิสเตอร์หรือไม่? นอกจากนี้ที่ความเร็วเหล่านี้ฉันจำเป็นต้องกังวลเกี่ยวกับการใช้ระนาบกราวด์, เกลียวดัดหรือไมโครสตริปหรือไม่?

13 transistors  digital-logic  high-frequency 

ฉันต้องการซื้อไอซีลอจิกไม่กี่ ฉันควรได้รับครอบครัวไหน HC? HCT? แบบไหนดีที่สุดที่จะนอนในกล่องชิ้นส่วนเพื่อให้เข้ากันได้สูงสุดกับโครงการในอนาคตที่คาดเดาไม่ได้? ช่วงอุปทานที่กว้างไม่ต้องการความถี่มาก ฯลฯ อินพุตของ Schmitt? เปิดเอาต์พุตหรือไม่

13 digital-logic  glue  ttl 

ฉันพบวงจรการขับขี่ของ LED ที่ใดที่หนึ่งในภาพด้านล่างและฉันไม่สามารถเข้าใจได้ว่าวัตถุประสงค์การออกแบบของมันคืออะไร มีอินพุตV DDสองชนิด9 V และ 6.5 V ฉันเดาว่าวงจรขับนี้อาจทำให้แน่ใจว่าไม่ว่าแรงดันไฟฟ้าอินพุตสองตัวนี้ (9 V และ 6.5 V) จะให้ความสว่างเท่าเดิม ดังนั้นคำถามของฉันคือ 1) วัตถุประสงค์การออกแบบคืออะไร? 2) ทฤษฎีของมันคืออะไร?

12 led  digital-logic  bjt 

ดังนั้นสำหรับผู้ที่ไม่ทราบทฤษฎีการแข่งขันอันตราย (RHT) ระบุว่า: A x B + A 'x C = A x B + A' x C + B x C ฉันเข้าใจส่วนอื่น ๆ ของ RHT เกี่ยวกับความล่าช้าและสิ่งต่าง ๆ แต่ฉันไม่เข้าใจว่าทำไมข้อความทางตรรกะข้างต้นควรเป็นจริงใครช่วยให้ฉันเข้าใจสิ่งนี้ได้บ้าง

12 digital-logic  logic-gates  timing  race-condition 

ฉันรู้ว่าฉันสามารถทำสิ่งนี้ได้ด้วยประตู NAND แยกกันสองแห่ง แต่จะใช้พื้นที่มากขึ้น มีเกทลอจิกเกทมาตรฐานเดียว (เช่น; ต้องการแพ็คเกจ 74V1Gxxx - SOT-23) ซึ่งสร้างผลลัพธ์นี้หรือไม่? หรือฉันสามารถรับผลลัพธ์นี้โดยใช้ทรานซิสเตอร์สองตัวได้มากที่สุด?

12 digital-logic 

ถาม: สามารถแมปพินแต่ละพอร์ตของไมโครคอนโทรลเลอร์แต่ละตัวเข้ากับรีจิสเตอร์และเปลี่ยนค่าได้หรือไม่เมื่อเปลี่ยนค่ารีจิสเตอร์? สถานการณ์สมมติ: ฉันใช้พินมากขึ้นจากแต่ละพอร์ต (8 บิต) ของไมโครคอนโทรลเลอร์ ตอนนี้ฉันต้องการเชื่อมต่ออุปกรณ์ที่ต้องการบัส 8 บิต (สมมติว่า D0 ถึง D7 IN SEQUENCE) กล่าวคือฉันต้องการ 8 พินจากคอนโทรลเลอร์เพื่อให้สามารถเชื่อมต่อได้ในแบบหนึ่งต่อหนึ่ง portx0 -> D0 // x is the name of port followed by bit location on that port portx1 -> D1 ... portx7 -> D7 แต่ฉันไม่มีพอร์ตทั้งหมด 8 พินซึ่งฉันสามารถเชื่อมต่อกับอุปกรณ์นี้ได้ แต่ฉันมีพินบางตัวจากพอร์ทเอ็กซ์บางตัวมาจากพอร์ทและบางพินจากพอร์ทซ สถานการณ์การเชื่อมต่อใหม่เป็น (การเชื่อมต่อจากไมโครคอนโทรลเลอร์ไปยังอุปกรณ์ตามลำดับ) portx0 …

12 microcontroller  pic  digital-logic  embedded  8051 

ฉันจำได้ว่าเรียนในโรงเรียนที่สามารถสร้างวงจรเชิงตรรกะใด ๆ จากเพียงประตูเดียวNANDหรือNORประตู ก่อนอื่นฉันสงสัยว่านี่เป็นวิธีการที่เกิดขึ้นจริงหรือไม่: เช่นเมื่อ Intel สร้าง CPU พวกเขาสร้างการลงทะเบียนทั้งหมด ฯลฯ โดยใช้NAND/ NORgates หรือใช้วิธีการทำสิ่งอื่น ๆ ประการที่สองฉันสงสัยว่าการสร้างทุกอย่างในลักษณะนี้จะเพิ่มความล่าช้าในการเผยแพร่เมื่อเทียบกับวงจรที่ใช้AND/ OR/ NOTประตูเช่นกัน ฉันรู้ว่าเมื่อใช้PMOS/ NMOSการกำหนดค่าเพื่อสร้างประตูANDหรือ an ORออกมาเป็น 2 ขั้นเมื่อเทียบกับ a NANDหรือ a NORซึ่งทั้งสองมีเพียง 1 เนื่องจากฉันรู้ว่าคุณสามารถสร้างANDจาก 2 cascaded NANDs และORจาก 2 cascaded NORs มัน ดูเหมือนว่าการขยายพันธุ์ล่าช้าจะไม่เพิ่มขึ้นตราบใดที่ผู้ผลิตใช้ทั้งNANDs และNORs ใครบ้างมีความเข้าใจอย่างถ่องแท้เกี่ยวกับเรื่องนี้โดยเฉพาะอย่างยิ่งสิ่งที่ทำบนไอซีที่ผลิตขึ้นมาจริง ๆ หรือไม่?

12 manufacturing  delay  digital-logic  performance 

ฉันกำลังทำงานกับวงจรดิจิตอลโดยใช้ส่วนประกอบแยกเพื่อขับเคลื่อนการแสดงผล 640x480 VGA ในโหมดข้อความ 80x30 สำหรับการแสดงผล 640x480 นาฬิกาพิกเซลคือ 25.175MHz ซึ่งมีระยะเวลาประมาณ 40ns ฉันไม่เข้าใจว่าฉันควรจะให้พิกเซลใหม่แก่จอแสดงผลนี้บ่อยแค่ไหน สถาปัตยกรรมพื้นฐานสำหรับวงจรของฉันเป็นดังนี้: ตัวนับไบนารีสำหรับพิกเซลแนวนอนจะนับที่ 25.175MHz ถึง 800 (640 พิกเซลที่มองเห็น + 160 สำหรับระเบียงด้านหน้าซิงค์และระเบียงด้านหลัง) ที่ 800 เพิ่มตัวนับบรรทัดแนวตั้ง (และรีเซ็ตที่ 525 บรรทัด) การใช้ตำแหน่งแนวนอนและแนวตั้งให้หาพิกัด x, y ของอักขระปัจจุบัน ใช้ x, y พิกัดของตัวอักษรดัชนีในหน่วยความจำวิดีโอเพื่อดึงตัวอักษร ASCII ใช้อักขระ ASCII เพื่อจัดทำดัชนีใน ROM อักขระเพื่อรับรูปแบบบิตสำหรับอักขระ ใช้ขนานกับอนุกรม shift register เพื่อแปลงอักขระ 8 บรรทัดเป็นบิตแต่ละบิตที่ความถี่สัญญาณนาฬิกา ถ้าคุณทำตามเชนมันจะไป: Counter …

12 digital-logic  signal  frequency  vga  propagation 

ดูแผ่นข้อมูลนี้หน้า 2: แผนภาพตรรกะภายในสำหรับ MM74HC138 แผนภาพแสดงอินเวอร์เตอร์แบบลอจิกพร้อมฟองอากาศที่อินพุตหรือที่เอาต์พุต มีความแตกต่างที่แท้จริงระหว่างพวกเขาหรือไม่?

12 digital-logic  inverter